TMS320C5504AZCH10

该设备是TI的TMS320C5000定点数字信号处理器（DSP）产品系列的一员，专为低功耗应用而设计。

定点DSP基于TMS320C55x DSP一代CPU处理器内核。C55x DSP体系结构通过提高并行性和完全关注节能实现了高性能和低功耗。CPU支持内部总线结构，该结构由一条程序总线、一条32位数据读取总线和两条16位数据读总线、两条16比特数据写总线以及专用于外围设备和DMA活动的附加总线组成。这些总线能够在一个周期内执行多达四次16位数据读取和两次16位的数据写入。该设备还包括四个DMA控制器，每个控制器有4个信道，在没有CPU干预的情况下为16个独立信道上下文提供数据移动。每个DMA控制器可以在每个周期执行一次32位数据传输，并行且独立于CPU活动。

C55x CPU提供两个乘法累加（MAC）单元，每个单元在单个周期内能够进行17位x 17位乘法和32位加法。额外的16位ALU支持中央40位算术/逻辑单元（ALU）。ALU的使用受指令集控制，提供了优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元（AU）和数据单元（DU）中管理。

C55x CPU支持可变字节宽度指令集，以提高代码密度。指令单元（IU）从内部或外部存储器执行32位程序取数，并对程序单元（PU）的指令进行排队。程序单元解码指令，将任务导向地址单元（AU）和数据单元（DU）资源，并管理完全受保护的管道。预测分支功能避免了执行条件指令时的管道刷新。

通过两个多媒体卡/安全数字（MMC/SD）外围设备、四个IC间声音（I2S总线）模块、一个最多可选择4个芯片的串行端口接口（SPI）、一个I2C多主/从接口以及一个通用异步收发器（UART）接口支持串行媒体。

设备外围设备包括一个外部存储器接口（EMIF），该接口提供对EPROM、NOR、NAND和SRAM等异步存储器以及同步DRAM（SDRAM）和移动SDRAM（mSDRAM）等高速高密度存储器的无胶访问。其他外设包括：仅高速通用串行总线（USB2.0）设备模式和实时时钟（RTC）。该设备还包括三个通用定时器，其中一个可配置为看门狗定时器，以及一个模拟锁相环（APLL）时钟发生器。

该设备包括一个集成LDO（ANA_LDO），以向DSP PLL（VDDA_PLL）提供经调节的1.3V。注：ANA_LDO只能提供调节的1.3 V。当DSP PLL需要1.4 V（PLLUT>120 MHz）时，需要外部电源向DSP PLL（VDDA_PLL）提供1.4 V。

该设备由业界屡获殊荣的eXpressDSP、Code Composer Studio集成开发环境（IDE）、DSP/BIOS、德州仪器的算法标准和业界最大的第三方网络支持。Code Composer Studio IDE具有代码生成工具，包括C编译器和链接器、RTDX、XDS100、XDS510、XDS560仿真设备驱动程序和评估模块。C55x DSP库还支持该设备，该库具有50多个基本软件内核（FIR滤波器、IIR滤波器和各种数学函数）以及芯片支持库。

特色