TMS320C64x+DSP（包括TMS320DM647/TMS320DM648ZUTD9器件）是TMS320C6000 DSP平台中性能最高的定点DSP产品。DM647、DM648设备基于德州仪器（TI）开发的第三代高性能高级VelociTI超长指令字（VLIW）架构，使这些DSP成为数字媒体应用的绝佳选择。C64x+设备与属于C6000 DSP平台的先前设备的代码向上兼容。C64x DSP支持增加的功能，并具有以前设备的扩展指令集。
除非另有说明，对C64x DSP或C64x CPU的任何引用也分别适用于C64x+DSP和C64x+CPU。
C64x+内核在1.1 GHz的时钟速率下，每秒高达8.8亿条指令（MIPS），为高性能DSP编程难题提供了解决方案。DSP核心具有高速控制器的操作灵活性和阵列处理器的数值能力。C64x+DSP核心处理器有64个32位字长的通用寄存器和八个高度独立的功能单元，两个乘法器用于32位结果，六个算术逻辑单元（ALU）。这八个功能单元包括加速视频和图像应用程序性能的指令。DSP核心可以在每个周期产生四个16位乘法累加（MAC），最高可达每秒4400万个MAC（MMACS），或者在每个周期内产生八个8位MAC，最高可达8800个MMACS。有关C64x+DSP的更多详细信息，请参阅（文献编号SPRU732）。
这些设备还具有与其他C6000 DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。核心使用基于两级缓存的架构。一级程序缓存（L1P）是256K位直接映射缓存，一级数据缓存（L1D）是256K位双向集关联缓存。2级存储器/高速缓存（L2）由程序和数据空间共享的4M位（DM648）或2M位（DM647）存储器空间组成。二级内存可以配置为映射内存、缓存或两者的组合。
外围设备集包括五个可配置的16位视频端口外围设备（VP0、VP1、VP2、VP3和VP4）。这些视频端口外围设备为普通视频解码器和编码器设备提供了无胶接口。视频端口外围设备支持多种分辨率和视频标准（例如，CCIR601、ITU-BT.656、BT.1120、SMPTE 125M、260M、274M和296M）、VCXO内插控制端口（VIC）；具有管理数据输入/输出（MDIO）模块和两个SGMII端口（DM648）或一个SGMIE端口（仅DM647）的1000Mbps以太网交换子系统；4位发送、4位接收VLYNQ接口；内部集成电路（I2C）总线接口；一个带有十个串行器的多通道音频串行端口（McASP）；四个64位通用定时器，每个可配置为两个独立的32位定时器；用户可配置的16位或32位主机端口接口（HPI）；32个引脚，用于通用输入/输出（GPIO），具有可编程中断/事件生成模式，与其他外围设备复用；一个UART；以及两个无胶外部存储器接口：用于较慢存储器/外围设备的同步和异步外部存储器接口（EMIFA），以及更高的DDR2 SDRAM接口。
视频端口外围设备为普通视频解码器和编码器设备提供了无胶接口。视频端口外围设备支持多种分辨率和视频标准（例如，CCIR601、ITU-BT.656、BT.1120、SMPTE 125M、260M、274M和296M）。
视频端口外围设备是可配置的，可以支持视频捕获和/或视频显示模式。每个视频端口由两个通道（A和B）组成，具有5120字节的捕获/显示缓冲区，可在两个通道之间拆分。
有关视频端口外围设备的更多详细信息，请参阅（文献编号SPRUEM1）。
管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以枚举系统中的所有PHY设备。
I2C和VLYNQ端口允许设备容易地控制外围模块和/或与主机处理器通信。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档后面的相关章节和相关的外围设备参考指南。
这些设备有一整套开发工具。其中包括C编译器、简化编程和调度的DSP程序集优化器，以及用于查看源代码执行的Windows调试器界面。
特色
- 高性能数字媒体处理器
- 720 MHz、800 MHz、900 MHz、1.1 GHz C64x+时钟频率
- 1.39 ns（-720）、1.25 ns（-800）、1.11 ns（-900）、0.91 ns（-1100）指令周期时间
- 5760、6400、7200、8800英里
- 八个32位C64x+指令/周期
- 完全软件兼容C64x/调试
- 商业温度范围（仅限-720、-900和-1100）
- 扩展温度范围（仅限-800）
- 工业温度范围（仅限-720、-900和-1100）
- VelociTI.2 VelociTI扩展
高级超长指令字（VLIW）TMS320C64x+DSP内核- 八个具有VelociTI.2扩展的高度独立功能单元：
- 六个ALU（32-/40位），每时钟周期支持单32位、双16位或四位8位算术
- 两个乘法器支持每个时钟周期四个16 x 16位乘法（32位结果）或每个时钟周期八个8 x 8位乘法（16位结果）
- 具有不一致支持的负载存储体系结构
- 64个32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 其他C64x+增强功能
- 保护模式操作
- 错误检测和程序重定向的异常支持
- Modulo Loop自动对焦模块操作的硬件支持
- 八个具有VelociTI.2扩展的高度独立功能单元：
- C64x+指令集功能
- 字节可寻址（8-/16-/32-/64位数据）
- 8位溢出保护
- 位字段提取，设置，清除
- 标准化、饱和、位计数
- VelociTI.2增加正交性
- C64x+扩展
- 精简16位指令
- 支持复数乘法的附加说明
- C64x+L1/L2内存架构
- 256K位（32K字节）L1P程序RAM/缓存[直接映射]
- 256K位（32K字节）L1D数据RAM/缓存
["2向集合关联"] - 2M位/256K字节（DM647）或4M位/512K字节（DM648）L2统一映射RAM/缓存[灵活分配]
- 仅支持Little Endian模式
- 五个可配置视频端口
- 为普通视频解码器和编码器设备提供无胶I/F
- 支持多种分辨率/视频标准
- VCXO内插控制端口（VIC）
- 支持音频/视频同步
- 外部存储器接口（EMIF）
- 32位DDR2 SDRAM内存控制器，具有512M字节地址空间（1.8-V I/O）
- 异步16位宽EMIF（EMIFA）
- 高达128M字节的总地址范围
- 每个CE空间达到64M字节地址
- 异步存储器（SRAM、闪存和EEPROM）的无胶接口
- 同步存储器（SBSRAM和ZBT SRAM）
- 支持与标准同步设备和自定义逻辑（FPGA、CPLD、ASIC等）的接口
- 增强型直接存储器存取（EDMA）控制器（64个独立信道）
- 3端口千兆以太网交换机子系统
- 四个64位通用定时器（每个可配置为两个32位定时器）
- 一个UART（带RTS和CTS流量控制）
- 一个具有两个芯片选择的4线串行端口接口（SPI）
- 主/从集成电路（I2C总线）
- 多通道音频串行端口（McASP）
- 十个串行器和SPDIF（DIT）模式
- 16/32位主机端口接口（HPI）
- 高级事件触发（AET）兼容
- 32位33-/66 MHz、3.3-V外围组件互连（PCI）主/从接口符合PCI规范2.3
- VLYNQ接口（FPGA接口）
- 片上ROM引导程序
- 单个节能模式
- 灵活的PLL时钟发生器
- IEEE-1149.1（JTAG）边界扫描兼容
- 32个通用I/O（GPIO）引脚（与其他设备功能复用）
- 包裹：
- 529针nFBGA（中原工学院后缀）
- 19x19 mm 0.8 mm间距BGA
- 0.09-μm/6级铜金属工艺（CMOS）
- 3.3V和1.8V I/O，1.2V内部（-720、-800、-900、-1100）
