TMS320VC5506GHR定点数字信号处理器（DSP）基于TMS320C55x DSP一代CPU处理器核心。C55x DSP架构通过提高并行性和完全集中于降低功耗，实现了高性能和低功耗。CPU支持一种内部总线结构，该结构由一条程序总线、三条数据读取总线、两条数据写入总线以及专用于外围设备和DMA活动的附加总线组成。这些总线能够在一个周期内执行最多三次数据读取和两次数据写入。并行地，DMA控制器每个周期最多可以执行两次数据传输，而与CPU活动无关。
C55x CPU提供两个乘法累加（MAC）单元，每个单元能够在单个周期内进行17位x 17位乘法。额外的16位ALU支持中央40位算术/逻辑单元（ALU）。ALU的使用受指令集控制，提供了优化并行活动和功耗的能力。这些资源在C55x CPU的地址单元（AU）和数据单元（DU）中管理。
C55x DSP一代支持可变字节宽度指令集，以提高代码密度。指令单元（IU）从内部或外部存储器执行32位程序取数，并对程序单元（PU）的指令进行排队。程序单元解码指令，将任务导向AU和DU资源，并管理完全受保护的管道。预测分支功能避免了执行条件指令时的管道刷新。
5506芯片上128K字节的内存足以用于许多手持设备、便携式GPS系统、无线扬声器电话、便携式PDA和游戏设备。这些设备中的许多通常需要64K字节或更多的片上内存，但少于128K字节的内存，并且需要在待机模式下运行60%到70%以上的时间。对于需要128K字节以上片上存储器但小于256K字节片上存储器的应用，德州仪器（TI）提供了基于TMS320C55x DSP内核的TMS320VC5509A设备。
5506外围设备包括一个外部存储器接口（EMIF），它提供对EPROM和SRAM等异步存储器以及同步DRAM等高速高密度存储器的无胶访问。其他外设包括通用串行总线（USB）、实时时钟、看门狗定时器和I2C多主从接口。三个全双工多信道缓冲串行端口（McBSP）为各种行业标准串行设备提供无胶接口，并可通过多达128个单独启用的信道进行多信道通信。DMA控制器在没有CPU干预的情况下为六个独立的信道上下文提供数据移动，提供每个周期最多两个16位字的DMA吞吐量。还包括两个通用定时器、多达八个专用通用I/O（GPIO）引脚和数字锁相环（DPLL）时钟生成。
5506由业界屡获殊荣的eXpressDSP、Code Composer Studio集成开发环境（IDE）、DSP/BIOS、德州仪器的算法标准和业界最大的第三方网络支持。Code Composer Studio IDE具有代码生成工具，包括C编译器和Visual Linker、模拟器、RTDX、XDS510、XDS560、仿真设备驱动程序和评估模块。C55x DSP库还支持5506，该库具有50多个基本软件内核（FIR滤波器、IIR滤波器、FFT和各种数学函数）以及芯片和板支持库。
特色
- 高性能、低功耗、定点TMS320C55x数字信号处理器
- 9.26-ns指令周期时间
- 108 MHz时钟速率
- 每个周期执行的一条/两条指令
- 双乘法器[每秒高达2.16亿次乘法累加（MMACS）]
- 两个算术/逻辑单元（ALU）
- 三条内部数据/操作数读总线和两条内部数据和操作数写总线
- 64K x 16位片上RAM，包括：
- 64K字节双存取RAM（DARAM）8块4K×16位
- 64K字节的单存取RAM（SARAM）8块4K×16位
- 片上引导程序
- 8M×16位最大可寻址外部存储器空间（同步DRAM）
- 具有GPIO功能和无胶接口的16位外部存储器接口（EMIF）：
- 异步静态RAM（SRAM）
- 异步EPROM
- 同步DRAM（SDRAM）
- 六个器件功能域的可编程低功耗控制
- 基于片上扫描的仿真逻辑
- 片上外围设备
- 两个20位定时器
- 看门狗计时器
- 六通道直接存储器存取（DMA）控制器
- 三个多通道缓冲串行端口（McBSP）
- 可编程锁相环时钟发生器
- 七个（LQFP）或八个（BGA）通用I/O（GPIO）引脚和一个通用输出引脚（XF）
- USB全速（12 Mbps）从端口支持批量、中断和同步传输
- 集成电路间（I2C）多主从接口
- 带晶体输入的实时时钟（RTC），独立的时钟域，独立的电源
- IEEE标准1149.1（JTAG）边界扫描逻辑
- 包装：
- 144端子薄型四扁平封装（LQFP）（PGE后缀）
- 179终端MicroStar BGA（球栅阵列）（GHH和ZHH后缀）
- 1.2V核心（108 MHz），2.7V-3.6V I/O
