一般说明
MAX 7000A（包括MAX 7000AE）设备是基于Altera第二代MAX架构的高密度、高性能设备。基于EEPROM的MAX 7000A器件采用先进的CMOS技术制造，工作电压为3.3V，可提供600至10000个可用的栅极、ISP、快至4.5ns的引脚到引脚延迟和高达227.3MHz的计数器速度。-4、-5、-6、-7和某些-10速度等级的MAX 7000A设备与PCI特殊兴趣组（PCI SIG）PCI本地总线规范2.2版33 MHz操作的时序要求兼容。
特征
■ 基于第二代多阵列矩阵（MAX®）架构的高性能3.3-V EEPROM可编程逻辑器件（PLD）（见表1）
■ 通过内置的IEEE标准1149.1联合测试行动组（JTAG）接口实现3.3V系统内可编程性（ISP），具有先进的引脚锁定功能–符合IEEE标准1532的系统可编程性（ISP）电路中的MAX 7000AE设备
–EPM7128A和EPM7256A设备ISP电路与IEEE标准1532兼容
■ 符合IEEE标准1149.1的内置边界扫描测试（BST）电路
■ 支持JEDEC Jam标准测试和编程语言（STAPL）JESD-71
■ 增强的ISP功能
–增强的ISP算法可加快编程速度（不包括EPM7128A和EPM7256A设备）
–ISP_Done位以确保完整编程（不包括EPM7128A和EPM7256A设备）
–在系统内编程期间，上拉I/O引脚上的电阻器
■ 引脚与流行的5.0-V MAX 7000S设备兼容
■ 从600到10000个可用门的高密度PLD
■ 扩展温度范围
■ 4.5-ns管脚到管脚逻辑延迟，计数器频率高达227.3 MHz
■ MultiVoltTM I/O接口使设备核心能够在3.3 V下运行，而I/O引脚与5.0 V、3.3 V和2.5 V逻辑电平兼容
■ 在各种薄四边形扁平封装（TQFP）、塑料四边形扁平包装（PQFP）、球栅阵列（BGA）、节省空间的FineLine BGATM和塑料J形引线芯片载体（PLCC）封装中，引脚数从44到256
■ 支持MAX 7000AE设备中的热插拔
■ 可编程互连阵列（PIA）连续布线结构，实现快速、可预测的性能
■ PCI兼容
■ 总线友好架构，包括可编程转换速率控制
■ 开式排水输出选项
■ 可编程宏单元寄存器，具有单独的清除、预设、时钟和时钟启用控制
■ MAX 7000AE设备中宏单元寄存器的可编程加电状态
■ 可编程节能模式，每个宏小区的功耗降低50%或更大
■ 可配置的扩展器产品术语分布，允许每个宏单元最多32个产品术语
■ 用于保护专有设计的可编程安全位
■ 6至10引脚或逻辑驱动输出使能信号
■ 两个具有可选反转的全局时钟信号
■ 增强互连资源，提高可布线性
■ 从I/O引脚到宏单元寄存器的专用路径提供了快速的输入设置时间
■ 可编程输出转换速率控制
■ 可编程接地引脚
■ Altera开发系统为基于Windows的PC和Sun SPARCstation以及HP 9000系列700/800工作站提供的软件设计支持和自动放置和路由
■ EDIF 2 0 0和3 0 0网表文件、参数化模块库（LPM）、Verilog HDL、VHDL以及制造商提供的流行EDA工具（如Cadence、Exemplar Logic、Mentor Graphics、OrCAD、Synopsys、Synplicity和VeriBest）的其他接口提供了额外的设计输入和模拟支持
■ 使用Altera的主编程单元（MPU）、MasterBlasterTM串行/通用串行总线（USB）通信电缆、ByteBlasterMVTM并行端口下载电缆和BitBlasterTM串口下载电缆以及来自第三方制造商的编程硬件和任何JamTM STAPL文件（.jam）、jam字节代码文件（.jbc）、，或支持串行矢量格式文件（.svf）的电路测试器
特色
■ 通过内置IEEE标准1149.1联合测试行动组（JTAG）接口实现5.0 V系统内可编程性（ISP），可用于MAX 7000S设备
–ISP电路与IEEE标准1532兼容
■ 包括5.0-V MAX 7000设备和基于5.0-V ISP的MAX 7000S设备
■ MAX7000S器件中内置JTAG边界扫描测试（BST）电路，具有128个或更多宏单元
（图片：引出线）
