恩智浦开发了四种新一代PowerQUIC™ III处理器，基于可扩展的e500片上系统（SoC）平台和Power Architecture处理器核心。这些PowerQUIC®III处理器MPC8548E、MPC8547E、MPC8454E和MPC8543E旨在提供千兆赫兹以上的通信处理性能和高级功能，具有企业网络、电信传输和交换、3G无线基础设施、存储和高端成像市场所需的卓越集成和高速连接能力。。这些处理器的设计可提供高达1.5GHz的时钟速度。它们结合了强大的处理器核心、增强的外围设备和高速互连技术，以平衡处理器性能和I/O系统吞吐量。
下一代PowerQUICC III处理器基于NXP®的90纳米（nm）绝缘体上硅（SOI）铜互连工艺技术，使处理器能够以更低的功耗提供更高的性能。在1.5 GHz的频率下，这些新处理器比当前130 nm PowerQUICC III设备的性能显著提高。
MPC8548E、MPC8547E、MPC545E和MPC8543/E处理器提供了广泛的高速连接选项，包括千兆以太网、串行RapidIO®技术和PCI Express。对这些高速接口的支持可实现与数据平面中的网络处理器和/或ASIC的可扩展连接，而PowerQUICC III可处理复杂的、需要计算的控制平面处理任务。这些处理器还具有下一代双倍数据速率（DDRII）内存控制器、增强型千兆以太网支持、双精度浮点和集成安全引擎，支持3G无线安全所需的Kasumi算法。此外，还支持存储应用程序中奇偶校验所需的XOR加速。
特色
- 利用Mocana的设备安全框架技术的安全通信架构
- 嵌入式e500核心，可扩展至1.5 GHz
- 双调度超级缩放器，7级流水线设计，无乱序问题和执行
- 1333 MHz下的3065 MIPS（估计Dhrystone 2.1）
- 集成L1/L2缓存
- 一级缓存-32 KB数据和32 KB指令缓存，支持行锁定
- 二级缓存-512 KB（8路集合关联）；512 KB/256 KB/128 KB/64 KB可用作SRAM
- L1和L2硬件一致性
- L2可配置为SRAM、缓存或存储缓存
- 集成DDR内存控制器，完全支持ECC，支持：
- 200 MHz时钟速率（400 MHz数据速率），64位，2.5V/2.6V I/O，DDR SDRAM
- 266 MHz时钟速率（高达533 MHz数据速率）DDR2 SDRAM
- 双精度嵌入式标量和矢量浮点APU
- 内存管理单元（MMU）
- 支持DES、3DES、MD-5、SHA-1/2、AES、RSA、RNG、Kasumi F8/F9和ARC-4加密算法的集成安全引擎。
- 多PCI接口支持
- 64位PCI 2.2总线控制器（最高66 MHz，3.3V I/O）
- 64位PCI-X总线控制器（最高133 MHz，3.3V I/O），或
- 灵活配置两个32位PCI控制器
- 四个片上三倍速以太网控制器（GMAC），支持10和100 Mbps，以及具有MII、RMII、GMII、RGMII、RTBI和TBI物理接口的1-Gbps以太网/802.3网络。
- TCP/IP校验和加速
- 高级QoS功能
- 通用I/O
- 串行RapidIO和PCI Express高速互连接口，支持
- 单x8 PCI Express，或
- 单x4 PCI Express和单4x串行RapidIO
- 片上网络（OCeaN）交换结构
- 集成四通道DMA控制器
- 双I2C接口和双通用异步接收机/发射机（DUART）支持
- 可编程中断控制器（PIC）
- 通用并行I/O（GPIO）
- IEEE 1149.1 JTAG测试访问端口
- 1.1V核心电压，3.3V和2.5V I/O
- 783针FC-BGA封装
- 该产品包含在NXP®的产品寿命计划中，在推出后至少可保证10年的供应
