应用。
特色
- LP-HCSL输出;高达90%的IO功耗降低,在长迹线上具有更好的信号完整性
- 直接连接至85Ω传输线;消除了60个终端电阻器,节省了103mm²的面积
- 引脚兼容9ZXL1530;易于升级以减少电路板空间
- 64-VFQFPN封装;最小15输出Z缓冲器
- 固定反馈路径:~0ps输入到输出延迟
- 9可选SMBus地址;多个设备可以共享同一SMBus段
- 输出单独的VDDIO;允许最大程度的节能
- PLL或旁路模式;PLL可以消除输入时钟的抖动
- 100MHz和133.33MHz PLL模式;传统QPI/UPI支持
- 可选择PLL BW;最小化下游PLL中的抖动峰值
- 扩频兼容;跟踪扩展输入时钟以减少EMI
- SMBus接口;可以禁用未使用的输出
- 15-LP-HCSL差分输出对,带集成终端(Zo=85Ω)
(图片:引出线)