特色
- 8-0.7V低功耗HCSL兼容输出对
- 低功率推挽输出;节省电源和电路板空间-无Rp
- 节省空间的48引脚VFQFPN封装
- 0ps输入到输出延迟的固定反馈路径
- 8个OE#引脚;每个输出的硬件控制
- PLL或旁路模式;PLL可以消除输入时钟的抖动
- 100MHz或133MHz PLL模式操作;支持PCI和QPI应用程序
- 可选择的PLL带宽;最小化下行PLL的抖动峰值
- 扩频兼容;低EMI的磁道扩展输入时钟
- 周期间抖动<50ps
- 输出到输出偏斜<65 ps
- 输入输出延迟变化<50ps
- PCIe Gen3相位抖动<1.0ps RMS
- QPI/UPI 9.6GT/s 12UI相位抖动<0.2ps RMS
(图片:引出线)