PLL部分由低噪声相位频率检测器(PFD)、精密电荷泵、低相位噪声压控振荡器(VCO)、预编程反馈分频器和输出分频器组成。
通过连接外部25MHz晶体,可以将100MHz和33.33MHz的输出频率锁定到输入参考。输出除法器和反馈除法器比率是为所需的输出速率预先编程的。不需要外部环路滤波器组件,因此节省了宝贵的设计时间和电路板空间。
AD9573ARUZ采用16引脚4.4 mm×5.0 mm TSSOP,可通过单个3.3 V电源进行操作。温度范围为−40°C至+85°C。
特色
- 完全集成的VCO/PLL核心0.54 ps rms抖动,从12 kHz到20 MHz输入晶体频率为25 MHz
- 100 MHz、33.33 MHz的预设分频比
- LVDS/LVCMOS输出格式
- 集成环路滤波器
- 节省空间4.4 mm×5.0 mm TSSOP
- 0.235 W功耗
- 3.3 V操作
应用
- 线卡、交换机和路由器
- CPU/PCIe应用程序
- 低抖动、低相位噪声时钟生成
(图片:引出线)