特色
- 双高质量DPLL信道
- 分组网络频率和相位同步
- GSM、WCDMA-FDD、LTE-FDD基站和小小区的频率精度
- ITU-T G.823和G.824同步接口、G.8261 PNT、PEC和CES接口以及G.8263 PEC-S-F的频率性能
- WCDMA-TDD、TD-SCDMA、CDMA2000、LTE-TDD和LTE-A应用的相位同步性能
- 多个服务器之间的客户端保留和参考切换
- 支持新的ITU-T分组时钟、草稿或记录：G.8263 PEC、G.8273.2 T-BC和T-TSC w/o SyncE和G.8273.4 T-BC-P、T-TSC-P
- 混合SyncE和IEEE 1588的混合模式
- 物理层时钟同步
- ITU-T G.8262 SyncE EEC选项1和2
- 每个信道的低带宽DPLL
- 可编程带宽从0.1Hz到500Hz
- 无命中参考切换
- 高分辨率保持平均
- 数控振荡器模式
- 每个通道的输入时钟
- 最多3个输入，2个差分/CMOS，1个CMOS
- 从8kHz到1250MHz的任何输入频率（CMOS为8kHz到300MHz）
- 每输入活动和频率监控
- 低抖动分数-N APLL和每个通道3个输出
- 从<1Hz到1035MHz的任何输出频率
- 具有0ppm误差的高分辨率分数频率转换
- 封装设计不需要外部VCXO或环路滤波器组件
- 输出抖动低至0.25ps RMS（12kHz-20MHz集成频带）
- 输出为CML或2xCMOS，可连接LVDS、LVPECL、HSTL、SSTL和HCSL
- 每个输出电源引脚的CMOS输出电压从1.5V到3.3V
- 精确的输出校准电路和每个输出相位调整
- 每个输出启用/禁用和无故障启动/停止（停止高或低）
- 一般功能
- 从内部EEPROM上电时自动自我配置；最多四种配置
- 具有外部反馈的输入输出对齐
- SPI/I2C处理器接口
- 易于使用的评估软件
- 64针5 x 10mm LGA封装
