特色
- 可编程合成器产生1 kHz至720 MHz的任何时钟频率
- 对于10G PHY,精密合成器生成抖动低于0.7 ps RMS的时钟
- 两个通用合成器生成各种数字总线时钟
- 可编程数字PLL与1 kHz至720 MHz的任何时钟频率同步
- 灵活的两级架构可在任意数据速率、线路编码速率和FEC速率之间转换
- 数字PLL滤波器抖动范围为14 Hz、28 Hz、56 Hz、112 Hz、224 Hz、448 Hz或896 Hz
- 自动无触点参考切换和参考故障数字保持
- 可配置为单端或差分的两个参考输入
- 四个LVPECL输出和两个LVCMOS输出
- 八个输出可配置为LVCMOS或LVDS/LVPECL/HCSL
- 通过单晶谐振器或时钟振荡器工作
- 客户定义的默认配置(包括输入/输出频率)可通过OTP(一次性可编程)存储器获得
- 可通过SPI/I2C接口进行配置
应用
- 物理线路接口的时钟生成:
- SONET/SDH,OC-192/OC-48
- 带FEC的SONET/SDH
- 10G底座X、R和W
- 100 BaseX、GE、光纤通道
- 背板接口的时钟生成和分配:
- TDM、电信总线、乌托邦、SBI
- Rapid IO、PCI Express、串行MII、Star Fabric、XAUI