CDCM1804RGETG4时钟驱动器将一对差分时钟输入分配给三对LVPECL差分时钟输出Y[2:0]和Y[2:0]，时钟分配的偏差最小。CDCM1804RGETG4专门设计用于驱动50条传输线。此外，CDCM1804RGETG4提供单端LVCMOS输出Y3。该输出在三个LVPECL输出级上延迟1.6ns，以最小化信号转换期间的噪声影响。
CDCM1804RGETG4有三个控制端子S0、S1和S2，用于选择不同的输出模式设置。S[2:0]端子为3电平输入，因此允许多达33=27个组合。此外，提供使能端子（EN）以同时禁用或启用所有输出。EN端子也是一个3级输入，并将设置数量扩展到2×27=54。
CDCM1804RGETG4的工作温度为-40°C至85°C。
对于单端驱动器应用，CDCM1804RGETG4还提供一个VBB输出端子，可直接连接到未使用的输入端，作为共模电压参考。
特色
- 将一个差分时钟输入分配给三个LVPECL差分时钟输出和一个LVCMOS单端输出
- 用于两个LVPECL输出和LVCMOS输出的可编程输出除法器
- 用于LVPECL输出的时钟分配应用的低输出偏差15ps（典型）；LVCMOS和LVPECL转换之间的1.6-ns输出偏差最小化噪声
- VCC范围3 V-3.6 V
- 信号速率高达800 MHz LVPECL和200 MHz LVCMOS
- 宽共模范围差分输入级
- 为单端输入信号提供VBB偏置电压输出
- 接收器输入阈值±75 mV
- 24端子QFN封装（4 mm×4 mm）
- 接受任何差分信号：LVDS、HSTL、CML、VML、SSTL-2和单端：LVTTL/LVCMOS
