该3.3V低偏斜、低抖动、高精度LVDS输出时钟分频器可接受任何高速差分时钟输入（交流或直流耦合）CML、LVPECL、HSTL或LVDS，并使用可编程分频器比率分频，以创建频率锁定、较低速度版本的输入时钟。SY89873LMG包括两个输出组。存储体A是输入时钟（通过）的精确副本，具有与存储体B（分割输出存储体）匹配的传播延迟。可用的分频比为2、4、8和16。在典型的622MHz时钟系统中，这将提供311MHz、155MHz、77MHz或38MHz辅助时钟组件的可用性。差分输入缓冲器具有独特的内部终端设计，允许通过VT引脚访问终端网络。此功能允许设备轻松地连接到所有AC或DC耦合差分逻辑标准。VREF-AC参考用于交流耦合应用。SY89873LMG是Micrel高速Precision Edge®定时和分配系列的一部分。对于2.5V应用，请考虑SY89872U。对于需要LVPECL输出的应用，请考虑SY89871U。/RESET输入异步重置分频器输出（B组）。在直通功能（A组）中，/RESET同步启用或禁用下一个In下降沿（/N上升沿）的输出。请参阅正时图。
特色
- 保证交流性能
- >2.0GHz fMAX输出切换
- >3.0GHz fMAX输入
- <800ps tPD（存储体之间的匹配延迟）
- 设备偏斜内<15ps
- <190ps上升/下降时间
- 低抖动设计
- <1psRMS周期间抖动
- DC耦合和AC耦合输入的独特输入终端和VTpin：任何差分输入（LVPECL、LVDS、CML、HSTL）
- 精密差分LVDS输出
- 匹配延迟：所有输出都具有匹配延迟，与除法器设置无关
- 用于选择和重置/禁用的TTL/CMOS输入
- 两个LVDS输出组（匹配延迟）
- A组：输入时钟的缓冲副本（未分割）
- B组：分割输出（÷2、÷4、÷8、÷16），两份
- 3.3V电源
- 宽工作温度范围：-40°C至+85°C
- 提供16针（3mm x 3mm）QFN封装
