该设备通过IN_SEL控制引脚具有两个可选择的差分输入。两个输入端均配有中心抽头、差分、100Ω片上终端电阻器。输入接受直流耦合LVPECL、CML、3.3V CMOS(单端)和交流耦合1.8V CMOS、LVDS和LVPECL输入。VREFx引脚可用于偏置交流耦合输入。
ADCLK948BCPZ具有八个全摆幅发射极耦合逻辑(ECL)输出驱动器。对于LVPECL(正ECL)操作,将VCC偏置到正电源,将VEE偏置到地。对于ECL操作,将VCC偏置到地,将VEE偏置到负电源。
输出级设计为将每侧800 mV直接驱动至50Ω,端接至VCC-2V,总差动输出摆幅为1.6V。
ADCLK948BCPZ可提供32导联LFCSP,并规定在-40°C至+85°C的标准工业温度范围内运行。
应用特色
- 2个可选差分输入
- 4.8 GHz工作频率
- 75 fs rms宽带随机抖动
- 片上输入终端
- 3.3 V电源
应用
- 低抖动时钟分布
- 时钟和数据信号恢复
- 水平平移
- 无线通信
- 有线通信
- 医学和工业成像
- ATE和高性能仪表