SY89825UHY是一个具有22个差分LVPECL输出对的高性能总线时钟驱动器。该部件设计用于低电压（2.5V、3.3V）应用，需要大量输出以将精确对齐的超低偏斜信号驱动到其目的地。CLK_SEL引脚将输入从LVDS或LVPECL多路复用。LVDS输入包括一个100Ω的内部终端，因此无需外部终端。输出启用（OE）是同步的，因此只有当输出已经处于低状态时，才会启用/禁用输出。这消除了当设备被启用/禁用时产生运行时钟脉冲的任何可能性，如异步控制可能发生的情况。SY89825UHY具有低引脚对引脚偏斜（最大35ps）的特点，这是以前在具有如此高输出数量的标准产品中无法实现的性能。SY89825UHY采用单个节省空间的封装，提供了较低的总体成本解决方案。此外，单芯片解决方案通过消除多设备解决方案及其相应的大部件到部件偏差来改善时序预算。
特色
- LVPECL或LVDS输入至22个LVPECL输出
- 100K ECL兼容输出
- LVDS输入包括100Ω终端
- 保证交流参数过电压：
- >2GHz fMAX（切换）
- <35ps最大ch ch歪斜
- 低压运行：2.5V、3.3V
- 温度范围：-40°C至+85°C
- 输出启用引脚
- 提供64针EPAD-TQFP
