SY100EL15LZG是专为低偏斜时钟分配应用而设计的低偏斜1:4时钟分配IC。该器件可以由差分或单端ECL驱动,如果使用正电源,则由PECL输入信号驱动。如果使用单端输入,VBB输出应连接到CLK输入,并通过0.01µF电容器旁路接地。VBB输出被设计为在单端输入条件下充当EL15输入的开关参考。因此,该引脚只能产生/吸收高达0.5mA的电流。EL15具有多路复用时钟输入,以允许分配低速扫描或测试时钟以及高速系统时钟。当LOW(或保持打开并被输入下拉电阻器拉低)时,SEL引脚将选择差分时钟输入。公共使能(EN)是同步的,因此输出仅在已处于LOW状态时才被启用/禁用。这避免了当设备被启用/禁用时产生运行时钟脉冲的任何机会,如异步控制所发生的情况。内部触发器在输入时钟的下降沿计时,因此所有相关的规格限制都参考时钟输入的负沿。当两个差分输入保持打开时,CLK输入将下拉至VEE,CLK输出将偏置在VCC/2附近。
特色
- 3.3V电源
- 50ps输出到输出偏斜
- 低功耗
- 同步启用/禁用
- 多路复用时钟输入
- 75KΩ内部输入下拉电阻器
- 提供16引脚SOIC封装