8516FYLF是一种低偏斜、高性能的1至16差分LVDS时钟分配芯片。8516FYLF CLK，nCLK对可以接受任何差分输入电平，并将其转换为3.3V LVDS输出电平。利用低压差分信号（LVDS），8516FYLF提供了一种低功耗、低噪声、点对点的解决方案，用于在100的受控阻抗上分配时钟信号。双输出启用输入允许8516FYLF在1对16或1对8输入/输出模式下使用。保证的输出和部分到部分的偏差规格使8516FYLF非常适合那些要求良好定义的性能和重复性的应用。
特色
- 16个差分LVDS输出
- CLK、nCLK对可接受以下差分输入电平：LVPECL、LVDS、LVHSTL、HCSL、SSTL
- 最大输出频率：700MHz
- 将任何差分输入信号（LVPECL、LVHSTL、SSTL、DCM）转换为LVDS电平，无需外部偏置网络
- 通过nCLK输入上的电阻偏置将任何单端输入信号转换为LVDS
- 多个输出启用输入，用于在减少扇出的应用中禁用未使用的输出
- LVDS兼容
- 输出偏斜：90ps（最大值）
- 部分到部分偏斜：500ps（最大值）
- 传播延迟：2.4ns（最大值）
- 相加相位抖动，RMS：148fs（典型）
- 3.3V工作电源
- 0°C至70°C环境工作温度
- 提供无铅RoHS兼容封装
（图片：引出线）
