该2.5V低偏斜、低抖动、高精度LVDS输出时钟分频器接受任何高速差分时钟输入（AC或DC耦合）CML、LVPECL、HSTL或LVDS，并使用可编程分频器比率分频，以创建频率锁定、较低速度版本的输入时钟。SY89872UMG包括两个输出组。存储体A是输入时钟（通过）的精确副本，具有与存储体B（分频输出存储体）匹配的传播延迟。可用分频器比率为2、4、8和16。在典型的622MHz时钟系统中，这将提供311MHz、155MHz、77MHz或38MHz辅助时钟组件的可用性。差分输入缓冲器具有独特的内部终端设计，允许通过VT引脚访问终端网络。该功能允许设备轻松地与不同的逻辑标准连接。对于交流耦合应用，包括VREF-AC参考。SY89872UMG是Micrel高速Precision Edge®定时和分配系列的一部分。对于3.3V应用，请考虑SY89873L。对于需要LVPECL输出的应用，请考虑SY89872U。/RESET输入异步重置分频器输出（B组）。在直通功能（A组）中，/RESET同步启用或禁用下一个In下降沿（/In上升沿）的输出。请参阅“时序图”
特色
- 温度和电压下的保证交流性能：
- >最大2GHz
- <750ps tPD（存储体之间的匹配延迟）
- 设备偏斜内<15ps
- <200ps上升/下降时间
- 低抖动设计
- 265 RMS相位抖动
- DC耦合和AC耦合输入的独特输入终端和VTpin：任何差分输入（LVPECL、LVDS、CML、HSTL）
- 精密差分LVDS输出
- 匹配延迟：所有输出都具有匹配延迟，与除法器设置无关
- 用于选择和重置/禁用的TTL/CMOS输入
- 两个输出组（匹配延迟）
- A组：输入时钟的缓冲副本（未分割）
- B组：分割输出（÷2、÷4、÷8、÷16），两份
- 2.5V电源
- 宽工作温度范围：-40°C至+85°C
- 提供16针（3mm x 3mm）QFN封装
