CDCVF2505DR是一款高性能、低偏斜、低抖动、锁相环（PLL）时钟驱动器。该设备使用PLL精确地将输出时钟（1Y[0-3]和CLKOUT）与输入时钟信号（CLKIN）在频率和相位上对齐。CDCVF2505DR工作电压为3.3 V，还提供集成的串联阻尼电阻器，非常适合驱动点对点负载。
一组五个输出提供CLKIN的低偏斜、低抖动拷贝。输出占空比调整为50%，与CLKIN的占空比无关。当CLKIN没有输入信号时，设备自动进入断电模式。
PLL的环路滤波器包含在芯片上。这将最大限度地减少组件数量、空间和成本。
CDCVF2505DR的工作温度为-40°C至85°C。
由于其基于PLL电路，CDCVF2505DR需要稳定时间来实现反馈信号与参考信号的锁相。在CLKIN上电和施加固定频率、固定相位信号以及PLL参考的任何变化之后，需要这种稳定。
特色
- 用于同步DRAM和通用应用的锁相环时钟驱动器
- 扩频时钟兼容
- 工作频率：24 MHz至200 MHz
- 低抖动（周期到周期）：<|150 ps|（超过66 MHz至200 MHz范围）
- 将一个时钟输入分配到五个输出的一组（CLKOUT用于调整输入输出延迟）
- 无输入时钟时的三态输出
- 从单个3.3V电源操作
- 提供8引脚TSSOP和8引脚SOIC封装
- 断电模式下消耗小于100 mA（典型）
- 内部反馈回路用于将输出与输入时钟同步
- 25Ω片上串联阻尼电阻器
- 集成RC PLL环路滤波器无需外部组件
