SY100EL14VZG是专为低偏斜时钟分配应用而设计的低偏斜1:5时钟分配芯片。该器件可以由差分或单端ECL驱动，如果使用正电源，则由PECL输入信号驱动。EL14V适用于3.3V至5.0V电源的系统。如果使用单端输入，VBB输出应连接到CLK输入，并通过0.01µF电容器旁路接地。VBBoutput被设计为在单端输入条件下充当EL14V输入的开关参考，因此该引脚只能提供/吸收高达0.5mA的电流。EL14V具有多路复用时钟输入，以允许分配低速扫描或测试时钟以及高速系统时钟。当LOW（或保持打开并被输入下拉电阻器拉低）时，SEL引脚将选择差分时钟输入。公共使能（EN）是同步的，因此输出仅在已处于LOW状态时才被启用/禁用。这避免了当设备被启用/禁用时产生运行时钟脉冲的任何机会，如异步控制所发生的情况。内部触发器在输入时钟的下降沿计时，因此所有相关的规格限制都参考时钟输入的负沿。当两个差分输入保持打开时，CLK输入将下拉至VEE，CLK输出将偏置在VCC/2附近。
特色
- 3.3V和5V电源选项
- 70fsRMS典型相加相位抖动
- 典型的30ps输出到输出偏差
- 最大50ps输出到输出偏斜
- 同步启用/禁用
- 多路复用时钟输入
- 75KΩ内部输入下拉电阻器
- 提供20引脚SOIC封装
