CDCLVD1216RGZR时钟缓冲器将两个可选时钟输入（IN0、IN1）中的一个分配给16对差分LVDS时钟输出（OUT0、OUT15），时钟分配偏差最小。CDCLVD1216RGZR可以将两个时钟源接收到输入多路复用器中。输入可以是LVDS、LVPECL或LVCMOS。
CDCLVD1216RGZR专为驱动50Ω传输线而设计。如果以单端模式驱动输入，则应向未使用的负输入引脚施加适当的偏置电压（VAC_REF）。
IN_SEL引脚选择路由到输出的输入。如果该引脚保持打开状态，则禁用输出（静态）。该部件支持故障安全功能。它包含一个输入滞后，防止在没有输入信号的情况下输出的随机振荡。
该设备在2.5 V电源环境下运行，其特点是-40°C至85°C（环境温度）。CDCLVD1216RGZR封装在小型48引脚、7mm×7mm QFN封装中。
特色
- 2:16差分缓冲
- 低附加抖动：<300 fs RMS in
10 kHz至20 MHz - 55 ps的低输出偏差（最大值）
- 通用输入接受LVDS、LVPECL、LVCMOS
- 通过控制引脚的可选择时钟输入
- 16 LVDS输出，ANSI EIA/TIA-644A标准兼容
- 时钟频率高达800 MHz
- 2.375–2.625V设备电源
- LVDS参考电压VAC_REF，
可用于电容耦合输入 - 工业温度范围–40°C至85°C
- 封装在7mm×7mm 48引脚QFN（RGZ）中
- ESD保护超过3 kV HBM、1 kV CDM
- 应用
- 电信/网络
- 医学影像学
- 测试和测量设备
- 无线通信
- 通用时钟
