CD74HC7046A和CD74HCT7046AE高速硅栅CMOS器件符合JEDEC第7A号标准，是锁相环（PLL）电路，包含线性压控振荡器（VCO）、两相比较器（PC1、PC2）和锁定检测器。信号输入和比较器输入是每个比较器的公共输入。当PLL被锁定时，锁定检测器在引脚1（LD）处给出高电平。锁定检测器电容器必须连接在引脚15（CLD）和引脚8（Gnd）之间。对于100kHz至10MHz的频率范围，锁定检测器电容器应分别为1000pF至10pF。
信号输入可以直接耦合到大电压信号，或者间接耦合（通过串联电容器）到小电压信号。自偏置输入电路将小电压信号保持在输入放大器的线性区域内。通过无源低通滤波器，7046A形成了二阶环路PLL。通过使用线性运算放大器技术实现了优异的VCO线性。
特色
- VCC=5V时的中心频率为18MHz（Typ），VCC=4.5V时的最小中心频率为12MHz
- 两相比较器的选择
- 异或
- 边缘触发JK触发器
- 优异的VCO频率线性
- 用于开/关键控和低待机功耗的VCO抑制控制
- 最小频率漂移
- 运算放大器缓冲器导致的零电压偏移
- 工作电源电压范围
- VCO部分。。。3V至6V
- 数字部分。。。2V至6V
- 扇出（超出温度范围）
- 标准输出。。。10 LSTTL荷载
- 总线驱动器输出。。。15 LSTL荷载
- 宽工作温度范围…–55°C至125°C
- 平衡传播延迟和过渡时间
- 与LSTL逻辑IC相比，显著降低了功耗
- HC类型
- 2V至6V操作
- 高噪声抗扰度：在VCC＝5V时，NIL＝30%，NIH＝VCC的30%
- HCT类型
- 4.5V至5.5V操作
- 直接LSTL输入逻辑兼容性，VIL=0.8V（最大值），VIH=2V（最小值）
- CMOS输入兼容性，在VOL、VOH时Il≤1μA
- 应用
- 调频调制和解调
- 频率合成和乘法
- 频率辨别
- 音调解码
- 数据同步和调节
- 电压频率转换
- 电机速度控制
- 相关文献
- AN8823，使用CD74HC/HCT7046A和CD74HC-HCT7046A的CMOS锁相环应用
CD74HC7046A和CD74HCT7046A高速硅栅CMOS器件符合JEDEC第7A号标准，是锁相环（PLL）电路，包含线性压控振荡器（VCO）、两相比较器（PC1、PC2）和锁定检测器。信号输入和比较器输入是每个比较器的公共输入。当PLL被锁定时，锁定检测器在引脚1（LD）处给出高电平。锁定检测器电容器必须连接在引脚15（CLD）和引脚8（Gnd）之间。对于100kHz至10MHz的频率范围，锁定检测器电容器应分别为1000pF至10pF。
信号输入可以直接耦合到大电压信号，或者间接耦合（通过串联电容器）到小电压信号。自偏置输入电路将小电压信号保持在输入放大器的线性区域内。通过无源低通滤波器，7046A形成了二阶环路PLL。通过使用线性运算放大器技术实现了优异的VCO线性。
