从Harris Semiconductor获得的数据表
描述‘HC297和CD74HCT297是高速硅栅CMOS器件，与低功率肖特基TTL（LSTTL）引脚兼容。
这些设备旨在为高精度、数字、锁相环应用提供简单、经济高效的解决方案。它们包含除N分频计数器之外的所有必要电路，以构建一阶锁相环。
提供了异或（XORPD）和边缘控制相位检测器（ECPD），以实现最大的灵活性。异或相位检测器的输入信号必须具有50%的占空因数，以获得最大锁定范围。
环路功能的适当划分，以及封装外部的许多构建块，使得设计者可以很容易地结合波纹消除（见图2）或级联到更高阶锁相环路。
上/下K计数器的长度可根据K计数器功能表进行数字编程。当A、B、C和D均为低电平时，K计数器被禁用。在A高、B低、C低和D低的情况下，K计数器只有三个阶段长，这拓宽了带宽或捕获范围，缩短了环路的锁定时间。当A、B、C和D都被编程为高电平时，K计数器变为17级长，这缩小了带宽或捕获范围，并延长了锁定时间。通过操纵A到D输入来实时控制环路带宽可以最大化数字锁相环的整体性能。
'HC297和CD74HCT297可以执行经典的一阶锁相环功能，而不使用模拟元件。数字锁相环（DPLL）的精度不受VCC和温度变化的影响，而仅取决于K时钟和环路传播延迟的精度。
特色
- 数字设计避免模拟补偿误差
- 可轻松级联以实现高阶循环
- 有用频率范围
- K时钟。。。DC至55MHz（典型）
- I/O时钟。。。DC至35MHz（典型）
- 动态可变带宽
- 可实现的非常窄的带宽
- 通电复位
- 输出能力
- 标准XORPDOUT、ECPDOUT
- 公共汽车司机输入/输出
- 扇出（超出温度范围）
- 标准输出。。。10 LSTTL荷载
- 总线驱动器输出。。。15 LSTL荷载
- 平衡传播延迟和过渡时间
- 与LSTL逻辑IC相比，显著降低了功耗
- 'HC297类型
- 工作电压。。。2至6V
- 高噪声抗扰度NIL=30%，NIH=5V时VCC的30%
- CD74HCT297型
- 工作电压。。。4.5至5.5V
- 直接LSTL输入逻辑兼容性VIL=0.8V（最大值），VIH=2V（最小值）
- VOL、VOH下CMOS输入兼容性II1μA
从Harris Semiconductor获得的数据表
描述‘HC297和CD74HCT297是高速硅栅CMOS器件，与低功率肖特基TTL（LSTTL）引脚兼容。
这些设备旨在为高精度、数字、锁相环应用提供简单、经济高效的解决方案。它们包含除N分频计数器之外的所有必要电路，以构建一阶锁相环。
提供了异或（XORPD）和边缘控制相位检测器（ECPD），以实现最大的灵活性。异或相位检测器的输入信号必须具有50%的占空因数，以获得最大锁定范围。
环路功能的适当划分，以及封装外部的许多构建块，使得设计者可以很容易地结合波纹消除（见图2）或级联到更高阶锁相环路。
上/下K计数器的长度可根据K计数器功能表进行数字编程。当A、B、C和D均为低电平时，K计数器被禁用。在A高、B低、C低和D低的情况下，K计数器只有三个阶段长，这拓宽了带宽或捕获范围，缩短了环路的锁定时间。当A、B、C和D都被编程为高电平时，K计数器变为17级长，这缩小了带宽或捕获范围，并延长了锁定时间。通过操纵A到D输入来实时控制环路带宽可以最大化数字锁相环的整体性能。
'HC297和CD74HCT297可以执行经典的一阶锁相环功能，而不使用模拟元件。数字锁相环（DPLL）的精度不受VCC和温度变化的影响，而仅取决于K时钟和环路传播延迟的精度。
