SN74LV4046APW是一种高速硅栅CMOS器件，与CD4046B和CD74HC4046引脚兼容。该设备符合JEDEC标准7。
SN74LV4046APW是一个锁相环（PLL）电路，包含一个线性压控振荡器（VCO）和三个不同的相位比较器（PC1、PC2和PC3）。信号输入和比较器输入是每个比较器的公共输入。
信号输入可以直接耦合到大电压信号，或者间接耦合（通过串联电容器）到小电压信号。自偏置输入电路将小电压信号保持在输入放大器的线性区域内。通过无源低通滤波器，SN74LV4046APW形成了二阶环路PLL。通过使用线性运算放大器技术实现了优异的VCO线性。各种应用包括电信、数字锁相环和信号发生器。
特色
- ESD保护超过JESD 22
- 2000-V人体模型（A114-A）
- 1000V带电装置型号（C101）
- 三相比较器的选择
- 异或
- 边缘触发J-K触发器
- 边缘触发RS触发器
- 优异的VCO频率线性
- 用于开/关键控和低待机功耗的VCO抑制控制
- 优化的电源电压范围从3 V到5.5 V
- 工作温度范围从-40°C到+125°C
- 根据JESD 17，锁存性能超过250 mA
SN74LV4046A是一种高速硅栅CMOS器件，与CD4046B和CD74HC4046引脚兼容。该设备符合JEDEC标准7。
SN74LV4046A是一个锁相环（PLL）电路，包含一个线性压控振荡器（VCO）和三个不同的相位比较器（PC1、PC2和PC3）。信号输入和比较器输入是每个比较器的公共输入。
信号输入可以直接耦合到大电压信号，或者间接耦合（通过串联电容器）到小电压信号。自偏置输入电路将小电压信号保持在输入放大器的线性区域内。通过无源低通滤波器，SN74LV4046A形成了二阶环路PLL。通过使用线性运算放大器技术实现了优异的VCO线性。各种应用包括电信、数字锁相环和信号发生器。
