CDCLVD2106RHAT时钟缓冲器将两个时钟输入（IN0、IN1）分配给总共12对差分LVDS时钟输出（OUT0、OUT11）。每个缓冲块由一个输入和6个LVDS输出组成。输入可以是LVDS、LVPECL或LVCMOS。
CDCLVD2106RHAT专为驱动50Ω传输线而设计。在单端模式下驱动输入的情况下，适当的偏置电压（V交流_参考)应应用于未使用的负输入引脚。
使用控制引脚（EN），可以禁用或启用输出。如果EN引脚保持打开状态，则启用两个具有所有输出的缓冲器，如果切换到逻辑“0”，则禁用两个具有全部输出的缓冲器（静态逻辑“0），如果切换至逻辑“1”，则一个具有六个输出的缓冲器被禁用，另一个具有6个输出的缓冲区被启用。该部件支持故障安全功能。它包含一个输入滞后，防止在没有输入信号的情况下输出的随机振荡。
该设备在2.5V电源环境下运行，其特点是-40°C至85°C（环境温度）。CDCLVD2106RHAT封装在小型40针、6毫米×6毫米QFN封装中。
特色
- 双1:6差动缓冲器
- 低附加抖动：<300 fs rms
10 kHz–20 MHz - 45 ps（最大）的低组内输出偏差
- 通用输入接受LVDS、LVPECL、LVCMOS
- 一个输入专用于六个输出
- 总共12个LVDS输出，符合ANSI EIA/TIA-644A标准
- 时钟频率高达800 MHz
- 2.375–2.625 V设备电源
- LVDS参考电压，V交流_参考,
可用于电容耦合输入 - 工业温度范围–40°C至85°C
- 封装在6 mm×6 mm 40针QFN（RHA）中
- ESD保护超过3 kV HBM、1 kV CDM
- 应用
- 电信/网络
- 医学影像学
- 测试和测量设备
- 无线通信
- 通用时钟
