CDCLVD2108RGZR时钟缓冲器将两个时钟输入（IN0、IN1）分配给总共16对差分LVDS时钟输出（OUT0、OUT15）。每个缓冲块由一个输入和8个LVDS输出组成。输入可以是LVDS、LVPECL或LVCMOS。
CDCLVD2108RGZR专为驱动50条传输线而设计。在以单端模式驱动输入的情况下，应向未使用的负输入引脚施加适当的偏置电压（VAC_REF）。
使用控制引脚（EN）输出可以禁用或启用。如果EN引脚保持打开状态，则所有输出均处于活动状态，如果切换到逻辑“0”，则禁用所有输出（静态逻辑0），如果切换至逻辑“1”，则关闭OUT（8..15），激活OUT（0..7）。该部件支持故障安全功能。它包含一个输入滞后，防止在没有输入信号的情况下输出的随机振荡。
该设备在2.5V电源环境下运行，其特点是-40°C至85°C（环境温度）。CDCLVD2108RGZR封装在小48针、7-mm×7-mm QFN封装中。
特色
- 双1:8差动缓冲器
- 低附加抖动<300 fs RMS in
10 kHz至20 MHz - 50 ps（最大）的低组内输出偏差
- 通用输入接受LVDS、LVPECL、LVCMOS
- 一个输入专用于八个输出
- 总共16个LVDS输出，ANSI EIA/TIA-644A
标准兼容 - 时钟频率高达800 MHz
- 2.375–2.625V设备电源
- LVDS参考电压VAC_REF，
可用于电容耦合输入 - 工业温度范围–40°C至85°C
- 封装在7mm×7mm 48引脚QFN（RGZ）中
- ESD保护超过3 kV HBM、1 kV CDM
- 应用
- 电信/网络
- 医学影像学
- 测试和测量设备
- 无线通信
- 通用时钟
