差分LVPECL时钟驱动器电路将一对差分LVSPECL时钟输入(CLKIN,CLKIN\)分配给九对差分时钟(Y,Y\)输出,具有最小的时钟分配偏差。它专门设计用于驱动50条输电线路。
当输出使能(OE\)较低时,九个差分输出以与差分时钟输入相同的频率切换。当OE\为高时,九个差分输出处于静态状态(Y输出处于低状态,Y输出处于高状态)。
对于单端CLKIN输入,VREF输出可绑定到CLKIN\输入。
CDC111FNRG4的工作温度为0°C至70°C。
特色
- 时钟分布应用的低输出偏差
- 差分低压伪ECL(LVPECL)-兼容输入和输出
- 将差分时钟输入分配到九个差分时钟输出
- 输出参考电压VREF允许从单端时钟输入分配
- 单端LVPECL兼容输出启用
- 封装在塑料芯片载体中