CDC351DBRG4是一种高性能时钟驱动器电路,它将一个输入(a)分配到十个输出(Y),具有最小的时钟分配偏差。输出启用(OE)\输入将输出禁用为高阻抗状态。CDC351DBRG4在标称3.3V VCC下工作。
在工厂使用P0和P1引脚调整传播延迟。工厂调整可确保零件间的歪斜最小化,并保持在指定的窗口内。引脚P0和P1不供客户使用,应连接到GND。
特色
- 用于时钟分布和时钟生成应用的低输出偏差、低脉冲偏差
- 工作电压为3.3V VCC
- LVTTL兼容输入和输出
- 支持混合模式信号操作(5V输入和输出电压,3.3V VCC)
- 将一个时钟输入分配到十个输出
- 分布式VCC和接地引脚降低开关噪声
- 高驱动输出(-32 mA IOH,32 mA IOL)
- 最先进的EPIC-IIBTM BiCMOS设计显著降低功耗
- 包装选项包括塑料小轮廓(DW)和收缩小轮廓(DB)包装