LMK0482x系列是业界性能最高的时钟调节器，支持JEDEC JESD204B。
PLL2的14个时钟输出可配置为使用设备和SYSREF时钟驱动七个JESD204B转换器或其他逻辑设备。可以使用直流和交流耦合提供SYSREF。不限于JESD204B应用，14个输出中的每一个都可以单独配置为传统时钟系统的高性能输出。
LMK0482x系列的高性能结合了在功率或性能之间进行权衡的能力、双VCO、动态数字延迟、保持和无故障模拟延迟等功能，使其成为提供灵活高性能时钟树的理想选择。
特色
- JEDEC JESD204B支持
- 超低RMS抖动
- 88 fs RMS抖动（12 kHz至20 MHz）
- 91 fs RMS抖动（100 Hz至20 MHz）
- 245.76 MHz时的162.5 dBc/Hz本底噪声
- PLL2最多14个差分设备时钟
- 最多7个SYSREF时钟
- 最大时钟输出频率3.1 GHz
- LVPECL、LVDS、HSDS、LCPECL
PLL2的可编程输出
- PLL1最多1个缓冲VCXO/晶体输出
- LVPECL、LVDS、2xLVCMOS可编程
- 双环PLLlatinum™ PLL架构
- 第1页
- 最多3个冗余输入时钟
- 自动和手动切换模式
- 无障碍切换和服务水平
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时的保持模式
- 最多3个冗余输入时钟
- 第二层
- 归一化[1 Hz]PLL噪声下限
227 dBc/Hz - 相位检测器频率高达155 MHz
- OSCin倍频器
- 两个集成低噪声VCO
- 归一化[1 Hz]PLL噪声下限
- 50%占空比输出分频，1至32
（偶数和奇数） - 精确数字延迟，动态可调
- 25 ps阶跃模拟延迟
- 多模式：双PLL、单PLL和时钟
分配 - 工业温度范围：40至85°C
- 支持105°C PCB温度（在热垫处测量）
- 3.15V至3.45-V操作
- 封装：64针QFN（9.0×9.0×0.8 mm）
