CDCLVP110VFG4时钟驱动器将LVPECL或HSTL（可选）输入的一个差分时钟对（CLK0、CLK1）分配给十对差分LVPECL时钟（Q0、Q9）输出，时钟分配的偏差最小。CDCLVP110VFG4可以将两个时钟源接收到输入多路复用器中。CLK0输入接受LVECL/LVPECL输入信号，而CLK1在LVPECL条件下操作时接受HSTL输入信号。CDCLVP110VFG4专门设计用于驱动50Ω传输线。
如果需要单端输入操作，则使用VBB参考电压输出。在这种情况下，VBB引脚应连接到CLK0，并通过10nF电容器旁路到GND。
然而，对于高达3.5GHz的高速性能，强烈建议使用差分模式。
CDCLVP110VFG4的工作温度为-40°C至85°C。
特色
- 将一个差分时钟输入对LVPECL/HSTL分配到10个差分LVPECL时钟输出
- 与LVECL/LVPECL/HSTL完全兼容
- 所需单电源电压，±3.3V或±2.5V电源
- 通过CLK_SEL的可选择时钟输入
- 时钟分配应用的低输出偏差（典型值15 ps）
- 单端时钟的VBB参考电压输出
- 提供32引脚LQFP封装
- 频率范围从DC到3.5 GHz
- 针对针兼容MC100系列EP111、ES6111、LVEP11、PTN1111
