特色
- 超低RMS抖动性能
- 111 fs,RMS抖动(12 kHz至20 MHz)
- 123 fs,RMS抖动(100 Hz至20 MHz)
- 双环PLLlatinum™ PLL架构
- 第1页
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时的保持模式
- 自动或手动触发/恢复
- 第二层
- 标准化PLL噪声下限为–227 dBc/Hz
- 高达155 MHz的鉴相器速率
- OSCin倍频器
- 集成低噪声VCO或外部VCO模式
- 具有LOS的两个冗余输入时钟
- 自动和手动切换模式
- 50%占空比输出分频,1至1045(偶数和奇数)
- 6个LVPECL、LVDS或LVCMOS可编程输出
- 数字延迟:固定或动态可调
- 25 ps步进模拟延迟控制
- 7个差分输出,最多14个单端
- 多达6个VCXO/晶体缓冲输出
- 时钟频率高达1536 MHz
- 0-延迟模式
- 通电时的三个默认时钟输出
- 多模式:双PLL、单PLL和时钟分配
- 工业温度范围:-40°C至+85°C
- 3.15V至3.45-V操作
- 64针WQFN封装(9.0×9.0×0.8 mm)