CDC318ADLR是一种高性能时钟缓冲器，设计用于在PC应用程序中分配高速时钟。该设备将一个输入（A）分配到18个输出（Y），时钟分配的偏差最小。CDC318ADLR由3.3V电源供电。其特点是在0°C至70°C的温度范围内运行。
该设备的设计考虑了优化的EMI性能。根据应用布局，在大多数情况下可能不需要与时钟输出串联的阻尼电阻器（如PC100规范中提出的）。
该设备为设备控制提供标准模式（100K位/秒）I2C串行接口。该实现是作为从/接收器。设备地址在I2C设备地址表中指定。两个I2C输入（SDATA和SCLOCK）均为5V耐受，并提供集成上拉电阻器（通常为140k）。
三个8位I2C寄存器为每个输出提供单独的启用控制。通电时，所有输出默认为已启用。当低电平控制位被写入控制寄存器时，每个输出可以被置于具有低电平输出的禁用模式。寄存器是只读的，必须按顺序访问（即不支持寄存器的随机访问）。
CDC318ADLR提供用于测试和调试的三态输出。输出可通过输出使能（OE）输入置于高阻抗状态。当OE较高时，所有输出都处于运行状态。当OE低时，输出处于高阻抗状态。OE提供集成上拉电阻器。
特色
- 用于同步DRAM（SDRAM）时钟缓冲应用的高速、低倾斜1至18时钟缓冲器
- 输出倾斜，tsk（o），小于250 ps
- 脉冲偏斜，tsk（p），小于500 ps
- 最多支持四个无缓冲SDRAM双列直插式内存模块（DIMM）
- I2C串行接口为每个输出提供单独的启用控制
- 工作电压为3.3 V
- 分布式VCC和接地引脚降低开关噪声
- 100 MHz操作
- 根据MIL-STD-883方法3015，ESD保护超过2000 V
- 封装在48针收缩小外形（DL）封装中
