特色
- 低相位噪声,锁相环(PLL)
- 片上压控振荡器(VCO)调谐自
- 参考之间无故障切换自动从保留恢复
- 数字或模拟锁定检测,可选零延迟操作
- 12个800MHz LVDS输出,分为4组
- 每组3个具有1至32分频器,具有相位延迟
- 信道到信道偏斜分组输出<60ps
- 每个LVDS输出可配置为2个CMOS输出
- 通电时自动同步所有输出
- 根据需要手动同步输出
- SPI和I²C兼容串行控制端口
- 非易失性EEPROM存储配置设置
应用
- 低抖动、低相位噪声时钟分布
- SONET、10Ge、10G FC和其他10 Gbps协议的时钟生成和转换
- 前向纠错(G.710)
- 时钟高速ADC、DAC、DDS、DDC、DUC、MxFE
- 高性能无线收发器
- ATE和高性能仪表
- 宽带基础设施