SY89809ALTH是一种高性能总线时钟驱动器,具有九个差分高速收发器逻辑(HSTL)输出对。该部件设计用于低电压(3.3V/1.8V)应用,需要大量输出以将精确对齐的超低偏斜信号驱动到其目的地。CLK_SEL引脚将输入从HSTL或低压正发射极耦合逻辑(LVPECL)多路复用。输出启用(OE)是同步的,因此只有当输出已经处于LOW状态时,才会启用/禁用输出。这避免了当设备启用/禁用时产生运行时钟脉冲的任何机会,如异步控制时可能发生的情况。SY89809ALTH具有低引脚对引脚偏斜(典型值为15ps)和低部件对部件偏斜(典型的值为100ps)。SY89809ALTH提供了一个节省空间的包装,从而实现了较低的总体成本解决方案。
特色
- 3.3V核心电源,1.8V输出电源,降低功率
- LVPECL和HSTL输入
- 九个差分HSTL(低压摆动)输出对
- HSTL输出驱动器50Ω-接地,无偏置电压
- 750MHz最大时钟频率
- 低部件间偏斜(典型值为100ps)
- 低引脚间偏斜(典型值为15ps)
- 提供32针TQFP