特征
■ 10 MHz至100/133 MHz工作范围，与CPU和PCI总线频率兼容
■ 零输入输出传播延迟
■ 60 ps典型周期间抖动（高驱动）
■ 多个低偏斜输出
❐ 85 ps典型输出到输出偏差
❐ 一个输入驱动五个输出（CY2305）
❐ 一个输入驱动九个输出，分组为4+4+1（CY2309）
■ 与基于奔腾的系统兼容
■ 绕过锁相环（PLL）的测试模式（CY2309）
■ 包装：
❐ 8针150密耳SOIC封装（CY2305）
❐ 16针150密耳SOIC或4.4毫米TSSOP（CY2309）
■ 3.3-V操作
■ 商业和工业温度范围
功能描述
CY2309SXC-1H是一款低成本的3.3V零延迟缓冲器，设计用于分配高速时钟，可采用16引脚SOIC或TSSOP封装。CY2305是CY2309的8针版本。它接受一个参考输入，并输出五个低偏斜时钟。每种设备的-1H版本的工作频率高达100-/133MHz，并且具有比-1设备更高的驱动力。所有部件都有片上PLL，可锁定REF引脚上的输入时钟。PLL反馈是芯片上的，从CLKOUT焊盘获得。
CY2309SXC-1H有两组四个输出，可由第4页“CY2309的选择输入解码”中所示的选择输入控制。如果不需要所有输出时钟，BankB可以是三个状态。选择输入还允许将输入时钟直接应用于芯片和系统测试目的的输出。
当REF输入无上升沿时，CY2305和CY2309SXC-1H PLL进入断电模式。在此状态下，输出为三态，PLL关闭，导致这些部件的电流消耗小于25.0μA。CY2309SXC-1H PLL在另一种情况下关闭，如第4页“为CY2309选择输入解码”所示。
多个CY2305和CY2309SXC-1H设备可以接受相同的输入时钟并分配它。在这种情况下，两个设备的输出之间的偏差保证小于700 ps。
CY2305/CY2309XC-1H有两种或三种不同的配置，如第13页“CY2305的订购信息”所示。CY2305-1/CY2309-1是基础部件。CY2305-1H/CY2309-1H是-1的高驱动版本，其上升和下降时间比-1快得多。
特色
•10 MHz至100-/133 MHz工作范围，与CPU和PCI总线频率兼容
•零输入输出传播延迟
•60 ps典型周期间抖动（高驱动）
•多个低偏斜输出
-85 ps典型输出到输出偏差
-一个输入驱动五个输出（CY2305）
-一个输入驱动九个输出，分组为4+4+1（CY2309）
•与奔腾兼容-基于的系统
•绕过锁相环（PLL）的测试模式（仅CY2309[参见第2页的“选择输入解码”]）
•提供节省空间的16引脚150 mil SOIC或4.4 mm TSSOP封装（CY2309）和8引脚150 milSOIC封装（CY23005）
•3.3V操作
•工业温度可用
（图片：引出线）
