特色
- 任意输出频率精度合成
- 11.8兆赫至919兆赫
- 优于0.1 ppb频率分辨率
- 超低rms抖动（12 kHz至20 MHz）
- <300 fs rms，使用整数合成
- <405 fs rms（使用分数合成）
- 双参考输入支持LVPECL、LVDS、1.8 V LVCMOS或22 MHz至54 MHz的基本模式AT切割晶体或20 MHz至60 MHz的参考时钟
- 数字（NCO）频率控制
- 动态可拉输出频率可实现基于FPGA的PLL（HDL可用）
- 快速串行外围接口（SPI）总线写入速度高达100 MHz
- 动态频率变化
- 紧凑型7 mm×7 mm封装中的双PLL
- 取代多个大型时钟IC、PLL、扇出缓冲器、晶体振荡器（XO）和压控晶体振荡器（VCXO）
- 混合和匹配输出缓冲区
- 在线可编程LVPECL/LVDS/HCSL/LVCMOS
- 独立缓冲区（VDDOx）驱动多种技术
- 增强的电源噪声抑制
应用
- 基于FPGA的抖动衰减器和低抖动PLL
- 精密的时钟和时钟合成器
- 多速率时钟合成器
- 光纤：OTN/SDH/SONET
- 广播视频：3G SDI、HD SDI、SDI
- 网络和存储：以太网/SAS/光纤通道
- 无线基础设施：OBSAI/CPRI
- 工业：IEEE 1588
- 数控振荡器（NCO）
（图片：引出线）
