AD9500是一种数字可编程延迟发生器,它提供通过8位数字代码选择的编程延迟,分辨率低至10ps。AD9500采用高性能双极工艺,旨在为数字和模拟电路提供高速操作。AD9500采用差分触发器和复位输入,其主要设计用于ECL信号电平,但具有模拟和TTL输入电平。板载ECL参考中点允许两个输入由单端或差分ECL电路驱动。AD9500输出是一个互补的ECL级,它还提供了一个QR并行输出电路,以便于实现复位定时。数字控制数据通过由latch ENABLE信号控制的透明锁存器传递到AD9500。在透明模式下,AD9500的内部DAC将尝试跟踪输入的变化。LATCH ENABLE(锁存启用)用于将数字数据选通至AD9500锁存器。
应用ATE脉冲去斜任意波形发生器高稳定性定时源多相时钟发生器
特色
10 ps延迟分辨率2.5 ns至10 ms满量程全差分输入独立触发和复位输入低功耗-310 mW MIL-STD-883兼容版本可用