这种低偏斜、低抖动的设备可以接受高速（622MHz或更高）LVTTL、LVCMOS、CML、LVPECL、LVDS或HSTL时钟输入信号，并使用可编程分频器比率来分频，以创建输入时钟的频率锁定、较低速度版本。可用的分频器比率为2、4、8和16或直通。在典型的622MHz时钟系统中，这将提供311MHz、155MHz、77MHz或38MHz辅助时钟组件的可用性。差分输入缓冲器具有独特的内部终端设计，允许通过VT引脚访问终端网络。该功能允许设备轻松地与不同的逻辑标准连接。VREF-AC参考包括在交流耦合应用中。/RESET输入异步复位分频器。在直通功能（除以1）中，/RESET同步启用或禁用In的下一个下降沿（/N的上升沿）上的输出。使用SY89874U版本（具有更宽的输入范围）来DC耦合低偏移差分信号。
特色
- 集成可编程时钟分频器和1:2扇出缓冲器
- 温度和电压下的保证交流性能：
- >2.5GHz最大频率
- <250ps tr/tf
- 设备偏斜内<15ps
- 低抖动设计
- <1psRMS周期间抖动
- 总抖动<10pPP
- 直流耦合和交流耦合输入的唯一输入终端和VT引脚；LVCMOS、LVTTL、CML、PECL、LVDS和HSTL
- 用于选择和重置的TTL/CMOS输入
- 100k EP兼容LVPECL输出
- 并行编程能力
- 可编程分频器比率为1、2、4、8和16
- 低压运行2.5V或3.3V
- 输出禁用功能
- -40°C至+85°C温度范围
- 提供16针（3mm x 3mm）QFN封装
