CDC5801ADBQ设备提供从单端参考时钟（REFCLK）到差分输出对（CLKOUT/CLKOUTB）的时钟乘法和除法。乘法和除法端子（MULT/DIV0:1）提供倍频和分频比的选择，产生频率范围从12.5MHz到500MHz的CLKOUT/CLUTKB频率，时钟输入参考（REFCLK）范围从19MHz到125MHz。
所实现的相位对准器通过向DLYCTRL和LEADLAG终端馈送需要对准的时钟，提供了在CLKOUT/CLKOUTB和REFCLK或系统中的任何其他CLK之间进行相位对准（零延迟）的可能性。
相位对准器还允许用户以2.6mUI（单位间隔）的步长延迟或提前CLKOUT/CLKOUTB。对于DLYCTRL端子上的每个上升沿，只要LEADLLAG端子上的电压低，输出时钟就会延迟2.6毫秒步长。类似地，对于LYCTRL端子上的每一个上升沿，只要LEADLAG端子上有高电平，输出时钟就会提前2.6-mUI步长。CDC5801ADBQ具有故障安全加电初始化状态机，支持在所有加电条件下的正常操作。由于通电后REFCLK和CLKOUT/CLKOUTB之间的相位是随机的，因此应用程序可以在通电时执行自校准例程，以产生特定的相位起始位置，然后使用DLYCTRL终端上的时钟编程固定延迟。
根据模式终端（P0:2）的选择，该设备作为乘法器（乘以4、6或8），相位对准器被旁路，或者作为具有可编程延迟和相位对准器功能的乘法器或除法器。通过选择端子（P0:2），用户还可以绕过相位对准器和PLL（测试模式），直接在CLKOUT/CLKOUTB端子上输出REFCLK。通过P0:2端子，输出可以处于高阻抗状态。该设备具有另一个独特的功能，即通过改变VDDREF端子上的电压，能够在REFCLK端子上的宽带电压下工作。
CDC5801ADBQ具有故障安全加电初始化状态机，支持在所有加电条件下正常运行。
CDC5801ADBQ装置的特点是在-40°C至85°C的自由空气温度下运行。
特色
- 低抖动时钟乘法器x4、x6、x8。输入频率范围（19 MHz至125 MHz）。支持150 MHz至500 MHz的输出频率
- 故障安全通电初始化
- 低抖动时钟分频器/2、/3、/4。输入频率范围（50 MHz至125 MHz）。支持12.5 MHz至62.5 MHz的输出频率范围
- 2.6 mUI可编程双向延迟步长
- 500MHz时的典型8-ps相位抖动（12 kHz至20 MHz）
- 500MHz时典型的2.1-ps RMS周期抖动（整个频带）
- 一个单端输入和一个差分输出对
- 输出可驱动LVPECL、LVDS和LVTTL
- 最小化功率的三种功率操作模式
- 低功耗（500 MHz时典型的200 mW）
- 封装在收缩小外形封装（DBQ）中
- PLL无需外部组件
- 降低EMI的扩频时钟跟踪能力
- 应用领域：视频图形、游戏产品、数据通信、电信
- 接受REFCLK端子的LVCMOS、LVTTL输入
- 通过编程正确的VDDREF电压电平（例如，如果VDDREF=1.6 V，则HSTL 1.5），在REFCLK端子处接受其他单端信号电平
- 支持-40°C至85°C的工业温度范围
