CDCLVP111VFR时钟驱动器将LVPECL输入的一个差分时钟对（CLK0，CLK1）分配给十对差分LVPECL时钟（Q0，Q9）输出，具有最小的时钟分配偏差。CDCLVP111VFR可以接受输入多路复用器中的两个时钟源。CDCLVP111VFR专为驱动50Ω传输线而设计。当不使用输出引脚时，建议将其保持打开状态以降低功耗。如果仅使用差分对中的一个输出引脚，则另一个输出端口必须以相同的方式端接至50Ω。
如果需要单端输入操作，则使用VBB参考电压输出。在这种情况下，VBB引脚应连接到CLK0，并通过10nF电容器旁路到GND。
然而，对于高达3.5GHz的高速性能，强烈建议使用差分模式。
CDCLVP111VFR装置的工作温度为-40°C至85°C。
特色
- 分配一个差分时钟输入对
LVPECL至10差分LVPECL - 与LVECL和LVPECL完全兼容
- 支持宽电源电压范围
2.375 V至3.8 V - 通过CLK_SEL的可选择时钟输入
- 时钟的低输出偏差（典型15 ps）-
分发应用程序- 小于1 ps的附加抖动
- 传播延迟小于350 ps
- 打开输入默认状态
- LVDS、CML、SSTL输入兼容
- 单端VBB参考电压输出
计时 - 提供32引脚LQFP和QFN封装
- 频率范围从DC到3.5 GHz
- 引脚对引脚兼容MC100系列EP111，
ES6111，LVEP111，ptn111 - 应用
- 设计用于驱动50Ω传输线
- 高性能时钟分配
