ZL30282LDG1是一款高性能PCIe Gen 1-4时钟发生器。通过50MHz晶体或CMOS输入，这些设备在四种预编程输出配置中立即产生100MHz的电流，最多可提供6个差分输出。该设备具有业界领先的160fs RMS（12kHz至20MHz）输出抖动。
特色
- 50MHz晶体或CMOS输入
- 生成PCIe 1、2、3、4兼容时钟
- 同时使用扩频时钟（SSC）和常规时钟（配置5-8）
- 输出抖动<0.3ps rms 12kHz-20MHz，非扩频输出典型
- 最多6个输出时钟，复位时由硬件引脚选择8个默认配置：（配置0-3无SSC，配置4-7 SSC用于OC3-6）
- 配置0/4:OC1 100MHz HCSL，OC2_P 25MHz LVCMOS，OC3/4/5未使用，OC6 100MHz HCSL
- 配置1/5：OC1 100MHz HCSL、OC2_P 25MHz LVCMOS、OC3/4/5/6 100MHz HCL
- 配置2/6:OC1 100MHz HCSL、OC2_P 75MHz LVCMOS、OC3/4/5/6 100MHz HCL
- 配置3/7:OC1/2 100MHz HCSL，OC3/4/5/6 100MHz HCSL
- 通过SPI或I2C接口的每个输出控制
- 精确的输出校准电路和每个输出相位调整
- 每个输出启用/禁用和无故障启动/停止（停止高或低）
- DIV2的扩频启用/禁用
- 核心电源电压选项：仅2.5V、仅3.3V、1.8V+2.5V或1.8V+3.3V
- 节省空间8x8mm QFN56（0.5mm间距）
