LMK0461x设备系列是业界性能最高、功耗最低的抖动清洁器，支持JESD204B。16个时钟输出可配置为使用设备和SYSREF时钟驱动八个JESD204B转换器或其他逻辑设备。第17输出可以被配置为提供来自PLL2的信号或来自外部VCXO的拷贝。
完全集成PLL1和PLL2环路滤波器、大量集成LDO、数字和模拟延迟、提供3.3V、2.5V和1.8V输出的灵活性以及同时生成多个SYSREF域的选项，使该设备易于使用。
不限于JESD204B应用，17个输出中的每一个都可以为传统时钟系统配置。
特色
- 双环PLL架构
- 超低噪声（10 kHz至20 MHz）：
- 1966.08 MHz时的48 fs RMS抖动
- 983.04 MHz时的50 fs RMS抖动
- 122.88 MHz时的61 fs RMS抖动
- 122.88 MHz时的-165 dBc/Hz本底噪声
- JESD204B支持
- 单次、脉冲和连续SYSREF
- 8个频率组中的16个差分输出时钟
- 700 mVpp至1600 mVpp之间的可编程输出摆动
- 每个输出对可配置为SYSREF时钟输出
- 16位信道除法器
- 最小SYSREF频率为25 kHz
- 最大输出频率为2GHz
- 精确数字延迟，动态可调
- ×时钟分配路径频率的数字延迟（DDLY）（最大2GHz）
- 60ps步进模拟延迟
- 50%占空比输出分频，1至65535
（偶数和奇数）
- 四个参考输入
- 输入丢失时的保持模式
- 自动和手动切换模式
- 信号丢失（LOS）检测
- 1.05-W典型功耗，16个输出有效
- 通常在1.8V（输出、输入）和3.3V电源（数字、PLL1、PLL2_OSC、PLL2核心）下工作
- 全集成可编程环路滤波器
- 第二层
- PLL2鉴相器频率高达250 MHz
- OSCin倍频器
- 集成低噪声VCO
- 内部功率调节：对于122.88MHz差分输出，VDDO上的PSRR优于–80 dBc
- 3线或4线SPI接口（默认为4线）
- –40oC至+85oC工业环境温度
- 支持105oC PCB温度（在热焊盘处测量）
- LMK04616:10 mm×10 mm NFBGA-144封装，间距0.8 mm
