SY89420VJC

SY89420VJC器件由两个相同的低抖动数字锁相环组成，基于Micrel Synergy的差分PLL技术。每个PLL（PLLA和PLLB）能够独立于其他PLL在30MHz至560MHz输入参考频率范围内工作，并且可以单独配置。PLL可以被配置为在所有方面都匹配，或者可以被配置成使PLLB用作倍频器，而PLLA用于再生未混频频率。为两个PLL中的每一个提供两个参考输入（RINX和RINX）、两个反馈输入（FINX和FINX）、二个滤波器引脚（F1X和F2X）和两个差分输出（FOUTX和FOUTX）。参考和反馈输入可以用作差分或单端输入。在单端模式下，RINX和FINX可以连接到VBB（对于正常100K PECL电平）或VTH（对于正常TTL电平）。通过外部电路将FOUTX、FOUTX连接到FINX、FINX来实现环路的反馈。这允许用户灵活地在反馈路径中插入额外的芯片外电路，例如分频器。FOUTX和FOUTX引脚需要下拉电阻器。使用相位频率检测器可获得出色的PLL锁定和跟踪特性。如果出现相位或频率偏差，则由检测器产生误差校正电压。VCO的频率范围从480MHz到1120MHz的比例超过2:1。选择引脚S1X和S2X用于编程N分频器以实现最佳VCO操作，换句话说，VCO位于其范围的中心。为PLLB提供了额外的选择引脚S3B和S4B。当S3B和S4B都为低电平时，PLLB与PLLA相同。当S3B为高时，NB可以设置为1、10、18或20。当S4B为高时，倍频器选项被启用（P＝2）。所有选择引脚都兼容TTL。

特色