NB3N501DG是一个时钟乘法器,它将通过两个3电平选择输入(S0、S1)生成输入频率的九个可选输出倍数之一。它接受标准基本模式晶体或外部参考时钟信号。锁相环(PLL)设计技术用于产生高达160 MHz的低抖动TTL电平时钟输出,占空比为50%。提供输出启用(OE)引脚,当断言为低时,时钟输出进入三态(高阻抗)。NB3N501DG通常用于电子系统中,作为晶体振荡器的经济高效替代品
特色
•时钟输出频率高达160 MHz
•输入频率的九个可选乘法器
•工作范围:VDD=3.3 V±10%或5.0 V±5%
•25 ps一西格玛(rms)的低抖动输出
•零ppm时钟乘法错误
•45%−55%输出占空比
•带25 mA TTL电平驱动的TTL/CMOS输出
•晶体参考输入范围为5−27 MHz
•输入时钟频率范围为2−50 MHz
•OE,输出启用三态输出
•8−引脚SOIC
•工业温度范围−40°C至+85°C
•这些是无铅设备