8732AY-01LF是一种低电压、低偏斜、3.3V LVPECL时钟发生器。8732AY-01LF具有两个可选时钟输入。CLK0、nCLK0对可以接受大多数标准差分输入电平。单端时钟输入接受LVCMOS或LVTTL输入电平。8732AY-01LF具有完全集成的PLL以及频率可配置输出。外部反馈输入和输出以“零延迟”重新生成时钟。8732AY-01LF具有用于每组输出的多个分频选择引脚以及3个独立的反馈分频选择引脚，允许8732AY-01 LF同时用作倍频器和分频器。PLL_SEL输入可用于绕过PLL进行测试和系统调试。在旁路模式下，输入时钟绕PLLand路由到内部输出分频器。
特色
- 十个差分3.3V LVPECL输出
- 可选差分CLK0、nCLK0或LVCMOS/LVTTL CLK1输入
- CLK0、nCLK0支持以下输入类型：LVPECL、LVDS、LVHSTL、SSTL、HCSL
- CLK1接受以下输入电平：LVCMOS或LVTTL
- 最大输出频率：350MHz
- VCO范围：250MHz至700MHz
- 具有可配置频率的“零延迟”时钟再生外部反馈
- 周期间抖动：CLK0，nCLK0，50ps（最大值）CLK1，80ps（最大）
- 输出偏斜：150ps（最大值）
- 静态相位偏移：-150ps至150ps
- 无铅包装完全符合RoHS
（图片：引出线）
