ADS6425IRGC25是一款高性能12位125-MSPS四通道ADC。串行LVDS数据输出减少了接口线的数量，从而形成了一个紧凑的64引脚QFN封装（9 mm×9 mm），允许高系统集成密度。该设备包括一个3.5 dB的粗增益选项，可用于改善SFDR性能，而SNR几乎不会降低。除了粗增益外，还存在精细增益选项，可编程为1dB步长至6dB。
输出接口为2线，其中每个ADC的数据被串行化，并通过两个LVDS对输出。这使得可以将串行数据速率减半（与单线接口相比），并将其限制在1Gbps以下，从而简化了接收机设计。ADS6425IRGC25还包括可在较低采样频率下使用的传统单线接口。
内部锁相环（PLL）将输入的ADC采样时钟相乘以导出位时钟。位时钟用于串行化来自每个通道的12位数据。除了串行数据流之外，帧和位时钟也作为LVDS输出传输。LVDS输出缓冲器具有可编程LVDS电流、电流加倍模式和内部终端选项等功能。这些可用于加宽眼睛开口并改善信号完整性，从而减轻接收器的捕获。
ADC通道输出可以作为MSB或LSB第一和2s补码或直接二进制传输。
ADS6425IRGC25具有内部参考，但也可以支持外部参考模式。该设备在工业温度范围（-40°C至85°C）内指定。
特色
- 最大采样率：125 MSPS
- 12位分辨率，无缺失代码
- 1.65-W总功率
- 同时采样和保持
- Fin=50 MHz时的70.3 dBFS SNR
- Fin=50 MHz时83 dBc SFDR，0 dB增益
- Fin=170 MHz时的79 dBc SFDR，3.5 dB增益
- 用于SFDR/SNR权衡的3.5 dB粗增益和高达6 dB可编程精细增益
- 带可编程内部终端选项的串行LVDS输出
- 支持正弦、LVCMOS、LVPECL、LVDS时钟输入，振幅低至400 mV聚丙烯有差别的
- 具有外部参考支持的内部参考
- 参考无需外部解耦
- 3.3V模拟和数字电源
- 64 QFN封装（9 mm×9 mm）
- 引脚兼容14位系列（ADS644X-SLAS532）
- 应用
- 基站IF接收机
- 分集接收机
- 医学影像学
- 测试设备
