DAC5686IPZPG4

DAC586IPZPG4是一款双通道16位高速数模转换器（DAC），集成了2×、4×、8×和16×内插滤波器、数控振荡器（NCO）、板载时钟乘法器和片上电压基准。DAC586IPZPG4专门设计用于DAC和ASIC或FPGA之间的低输入数据速率，以及高输出传输中频（IF）。目标应用包括有线和无线通信系统中的高速数字数据传输和高频直接数字合成DDS。

DAC586IPZPG4提供三种操作模式：双通道、单边带和正交调制。在双通道模式下，插值滤波提高了DAC更新速率，从而减少了sinx/x衰减，并允许使用宽松的模拟后置滤波。

单边带模式为模拟正交调制器提供了另一种接口。通过在ASIC/FPGA中混合，在基带执行信道载波选择。来自ASIC/FPGA的基带I和Q被输入到DAC55686，DAC5568继而执行复杂混合，从而在DAC5686的两个DAC的输出端产生希尔伯特变换对。然后，外部RF正交调制器执行最后的单边带上变频。DAC5686的复杂混合频率可通过32位可编程NCO灵活选择。

RF正交调制器处不匹配的增益和偏移导致不需要的边带和本地振荡器馈通。DAC55686IPZPG4中的每个DAC都具有11位偏移调整和12位增益调整，这补偿了正交调制器输入失衡，从而降低了RF滤波要求。

在正交调制模式下，片上混频提供基带到IF上变频。使用32位可编程NCO灵活选择混合频率。通过在ASIC/FPGA中的复杂混合在基带执行信道载波选择。来自ASIC/FPGA的基带I和Q被输入到DAC 5686，DAC 5686将低数据速率信号内插到更高数据速率。DAC586IPZPG4的单个DAC输出是呈现给RF的最终IF单边带频谱。

2×、4×、8×和16×插值滤波器被实现为半频带2×插值滤波器的级联。内插率小于16×的未使用滤波器被关闭，以降低功耗。DAC586IPZPG4提供全旁路模式，使用户可以绕过所有插值和混合。

DAC55686IPZPG4 PLL时钟乘法器控制数字滤波器和DAC核心的所有内部时钟。差分时钟输入和内部时钟电路提供了最佳的抖动性能。支持正弦波时钟输入信号。PLL可以被以DAC核心更新速率运行的外部时钟旁路。PLL的时钟分频器确保数字滤波器以正确的时钟频率工作。

DAC55686IPZPG4的模拟电源电压为3.3V，数字电源电压为1.8V。数字I/O与1.8V和3.3V CMOS兼容。最大工作条件下的功耗为950 mW。DAC586IPZPG4提供20 mA的标称满刻度差动电流输出，支持单端和差动应用。输出电流可以直接馈送到负载，而不需要额外的外部输出缓冲器。该装置专门设计用于带有50双端接负载的差动变压器耦合输出。对于20 mA满量程输出电流，支持4:1阻抗比（输出功率为4 dBm）和1:1阻抗比变压器（输出功率-2dBm）。

DAC586IPZPG4操作模式通过串行接口编程寄存器进行配置。串行接口可以配置为3针或4针接口，允许其与许多工业标准微处理器和微控制器通信。数据（I和Q）可以作为两条数据总线上的单独并行流或作为一条数据总线的单个交织数据流输入到DAC586IPZPG4。

精确的片上1.2V温度补偿带隙基准和控制放大器允许用户将满量程输出电流从20 mA调整至2 mA。这提供了20 dB增益范围控制能力。或者，可以施加外部参考电压以获得最大的灵活性。该设备具有SLEEP模式，可将待机功率降至约10mW，从而将系统功耗降至最低。

DAC55686IPZPG4采用100引脚HTQFP封装。该设备的特点是在-40°C至85°C的工业温度范围内运行。

特色