特征
■ 基于第二代MAX®架构的高性能、基于EEPROM的可编程逻辑器件（PLD）
■ 通过MAX 7000S设备中的内置IEEE标准1149.1联合测试行动组（JTAG）接口实现5.0 V系统内可编程性（ISP）——ISP电路与IEEE标准1532兼容
■ 包括5.0-V MAX 7000设备和基于5.0-V ISP的MAX 7000S设备
■ MAX7000S器件中内置JTAG边界扫描测试（BST）电路，具有128个或更多宏单元
■ 完整的EPLD系列，逻辑密度从600到5000可用门（见表1和表2）
■ 5-ns管脚到管脚逻辑延迟，计数器频率高达175.4MHz（包括互连）
■ PCI兼容设备可用
一般说明
MAX 7000系列高密度、高性能PLD基于Altera的第二代MAX架构。基于EEPROM的MAX 7000系列采用先进的CMOS技术制造，可提供600至5000个可用门、ISP、快至5 ns的管脚到管脚延迟和高达175.4 MHz的计数器速度。-5、-6、-7和-10速度等级的MAX 7000S设备以及-5、-6、-7、-10P和-12P速度等级的MAX7000和MAX 7000E设备符合PCI特殊兴趣组（PCI SIG）PCI本地总线规范第2.2版。可用速度等级见表3。
特色
■ 通过内置IEEE标准1149.1联合测试行动组（JTAG）接口实现5.0 V系统内可编程性（ISP），可用于MAX 7000S设备
–ISP电路与IEEE标准1532兼容
■ 包括5.0-V MAX 7000设备和基于5.0-V ISP的MAX 7000S设备
■ MAX7000S器件中内置JTAG边界扫描测试（BST）电路，具有128个或更多宏单元
（图片：引线/示意图）
