ispLSI 8600V设备具有五个大快速兆块，用于总共5 x 120=600个宏单元。
每个大快速Megablock总共有24个I/O单元，全局路由平面总共有144个I/O单元。这为完整I/O版本提供了（5 x 24）+144=264 I/O，而部分I/O版本包含72 BFM I/O+120全局I/O=192 I/O。
设备中的总寄存器是宏单元加I/O单元的总和，600+264=864个寄存器。
特色
•超大高密度系统内可编程逻辑
-3.3V电源
-32000 PLD门/600宏电池
-192-264 I/O引脚，支持3.3V/2.5V I/O
-864寄存器
-高速全球和大快速超级块（BFM）互连
-用于高性能的宽20宏单元通用逻辑块（GLB）
-用于快速计数器、状态机、地址解码器等的宽输入门控（每个GLB 44个输入）。
-PCB高效球栅阵列（BGA）封装选项
•高性能E2 CMOS®技术
-fmax=125 MHz最大工作频率
-tpd=8.5 ns传播延迟
-电可擦除和可重新编程
-非挥发性
-可编程速度/功率逻辑路径优化
•系统内可编程
-提高制造产量，缩短上市时间，提高产品质量
-重新编程焊接设备以加快调试
•100%IEEE 1149.1边界扫描可测试，3.3V系统内可编程
•体系结构特征
-增强的引脚锁定架构，通过分层大快速超级块和全局路由平面连接的对称通用逻辑块
-产品术语共享阵列支持每个宏单元输出最多28个产品术语
-宏单元支持并行组合和注册函数
-嵌入式三态总线可用作内部三态总线或外部三态总线的扩展
-宏单元和I/O寄存器具有多种控制选项，包括设置、重置和时钟启用
-I/O引脚支持可编程总线保持、上拉、开放漏极和转换速率选项
-独立的VCCIO电源，支持3.3V或2.5V输入/输出逻辑电平
-I/O单元寄存器可编程为用于快速设置时间的输入寄存器或用于快速时钟到输出时间的输出寄存器
•ispDesignEXPERT™
–逻辑编译器和完整的ISP设备设计系统，从HDL合成到系统内编程
-卓越的结果质量
-与领先的CAE供应商工具紧密集成
-提高效率的定时分析器、探索工具、定时模拟器和ispANALYZER™
-PC和UNIX平台
（图片：引出线）
