描述
CoolRunner ll 512宏蜂窝设备设计用于高性能和低功耗应用。这为高端通信设备节省了电力，为电池操作设备提供了高速。由于低功耗待机和动态操作，提高了系统的整体可靠性。该设备由32个功能块组成，通过低功耗高级互连矩阵（AlM）互连。
AlM向每个功能块提供40个真输入和补码输入。功能块由一个40乘56的P-tem PLA和16个宏单元组成，这些宏单元包含允许组合或注册操作模式的多个配置位。
此外，这些寄存器可以全局复位或预置，并配置为D或T触发器或D锁存器。还有多个时钟信号，包括全局和本地乘积项类型，基于每个宏小区进行配置。输出引脚配置包括转换速率限制、总线保持、上拉、漏极开路和可编程接地。每个输入引脚都有施密特触发器输入。除了存储宏小区输出状态之外，宏小区寄存器可以被配置为“直接输入”寄存器，以直接存储来自输入引脚的信号。
特征
·针对1.8V系统进行了优化
快至7.1 ns针对针延迟
低至14 uA静态电流
·业界最好的0.18微米CMOS CPLD
用于有效逻辑综合的优化架构
多电压/O操作-1.5V至3.3V
·提供多种包装选项
208针PQFP，带173个用户I/O
256球FT（1.0mm）BGA，212用户I/O
324球FG（1.0mm）BGA，270用户I/O
所有包装均不含铅
·高级系统功能
系统编程速度最快
·使用IEEE 1532（JTAG）接口的1.8V ISP
IEEE1149.1 JTAG边界扫描测试
可选施密特触发器输入（每个引脚）
无与伦比的低功耗管理DataGATE启用信号控制
四个独立的/O组
RealDigital 100%CMOS产品术语生成
灵活的时钟模式可选的DualEDGE触发寄存器Ciock除法器（除以2,4,6,8,10,12,14,16）
CoolCLOCK（冷却时钟）
具有宏小区控制的全局信号选项
每个宏小区具有相位选择的多个全局时钟
多个全局输出启用全局设置/重置
高级设计安全性
PLA架构
卓越的引脚保持力
跨功能块的100%产品术语可路由性
有线OR和LED驱动器的漏极开路输出选项
所选/O引脚上的可选总线保持、3态或弱上拉
基于未使用/O的可选可配置接地
与1.5V、1.8V和1.8V兼容的混合I/O电压，
2.5V和3.3V逻辑电平
SSTL2-1、SSTL3-1和HSTL1/0兼容性
·可热插拔
特色
-快至7.1 ns针对针延迟
-低至14μA静态电流
•业界最好的0.18微米CMOS CPLD
-用于有效逻辑综合的优化架构
-多电压I/O操作-1.5V至3.3V
•提供多种包装选项
-208针PQFP，带173个用户I/O
-256球FT（1.0mm）BGA，212用户I/O
-324球FG（1.0mm）BGA，270用户I/O
-所有包装均不含铅
•高级系统功能
-系统编程速度最快
·使用IEEE 1532（JTAG）接口的1.8V ISP
-IEEE1149.1 JTAG边界扫描测试
-可选施密特触发器输入（每个引脚）
-无与伦比的低功耗管理
·DataGATE启用信号控制
-四个独立的I/O组
-RealDigital 100%CMOS产品术语生成
-灵活的计时模式
·可选DualEDGE触发寄存器
·时钟分频器（除以2,4,6,8,10,12,14,16）
·CoolCLOCK（冷却时钟）
-具有宏小区控制的全局信号选项
·具有相位选择的多个全局时钟
巨细胞
·多个全局输出启用
·全局设置/重置
-高级设计安全性
-PLA架构
·卓越的引脚保持力
·跨功能块的100%产品术语可路由性
-有线OR和LED驱动器的漏极开路输出选项
-所选I/O引脚上的可选总线保持、3态或弱上拉
-未使用I/O的可选可配置接地
-与1.5V、1.8V、2.5V和3.3V逻辑电平兼容的混合I/O电压
·SSTL2-1、SSTL3-1和HSTL-1 I/O兼容性
-可热插拔
（图片：引出线）
