XC9536XV-5CS48C是一款2.5V CPLD，适用于前沿通信和计算系统中的高性能、低电压应用。它由两个54V18功能块组成，提供800个可用门，传播延迟为5ns。架构概述见图2。
CPLD中的功耗可以根据系统频率、设计应用和输出负载而显著变化。为了帮助减少功耗，XC9500XV设备中的每个宏单元可以配置为低功耗模式（从默认高性能模式）。此外，软件会自动停用未使用的产品术语和宏单元，以进一步节省电量。对于ICC的一般估计，可使用以下等式：
PTOTAL=引脚+PIO=ICCINT x VCCINT+PIO
这里分离内部电源和I/O电源很方便，因为XC9500XV CPLDs也分离相应的电源引脚。PIO是负载电容驱动的强大函数，因此它由I=CVf处理。ICCINT是反映所考虑的实际设计和内部切换速度的另一种情况。ICCINT的估计表达式（取自模拟）为：
ICCINT（mA）=MCHS（0.122 X PTHS+0.238）+MCLP（0.042 X PTLP+0.171）+0.04（MCHS+MCLP）X fMAX X MCOG
哪里：
MCHS=高速模式下使用的宏小区数
MCLP=低功率模式下使用的宏小区数
PTHS=每个高速宏单元使用的平均p项
PTLP=在低功率宏电池上使用的平均p项
fMAX=设备中的最大时钟频率
MCTOG=每个时钟上切换的宏小区的百分比（12%通常是一个很好的估计
该计算是从实验室测量的XC9500XV部件得出的，该部件填充有16位计数器，并允许启用单个输出（LSB）。实际ICC值因设计应用而异，应在正常系统运行期间进行验证。
特色
- 具有800个可用门的36个宏小区
- 可提供小型封装
- 44引脚VQFP（34个用户I/O引脚）
- 针对高性能2.5V系统进行了优化
- 低功率运行
- 多电压运行
- 高级系统功能
- 系统内可编程
- 通过快速连接实现卓越的引脚锁定和可布线性™ II开关矩阵
- 超宽54输入功能块
- 每个宏小区最多90个产品术语，具有单独的产品术语分配
- 具有三个全局和一个乘积项时钟的本地时钟反转
- 每个输出引脚的单独输出启用
- 所有用户和边界扫描引脚输入上的输入滞后
- 所有用户引脚输入上的总线保持电路
- 完整IEEE标准1149.1边界扫描（JTAG）
- 快速并行编程
- 单个输出的回转率控制
- 增强的数据安全功能
- 卓越的质量和可靠性
- 20年数据保留期
- ESD保护超过2000V
- 引脚兼容44引脚VQFP封装中的3.3V芯XC9536XL器件
